《(17)--5.2 随机存取存储器RAM计算机硬件技术.ppt》由会员分享，可在线阅读，更多相关《(17)--5.2 随机存取存储器RAM计算机硬件技术.ppt（22页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、5 5.2 2 随随机机存存取取 存存 储储 器器（R R A A M M）5.2 随机存取存储器（RAM）内容：内容：1.1.SRAMSRAM与与DRAMDRAM的主要特点的主要特点2.2.几种常用存储器芯片及其与系几种常用存储器芯片及其与系统的连接统的连接3.3.存储器扩展技术存储器扩展技术5.2.1 静态存储器（SRAM）n材料：材料：用双稳态触发器存储信息。n特点：特点：速度快（5ns）、不需刷新、外围电路比较简单、但集成度低(存储容量小，约1Mbit/片)、功耗大。n应用：应用：在PC机中，SRAM被广泛地用作高速缓冲存储器Cache。n容量与地址线数关系：容量与地址线数关系：对容量
2、=M*N的SRAM芯片，其地址线数=2M；数据线数=N。反之，若SRAM芯片的地址线数为K，则可以推断其单元数为2K个。5.2.1 静态存储器（SRAM）6管静态存储电路:存储1个二进制位Q1、Q2组成一个R-S触发器，Q3、Q4作为负载电阻，Q5、Q6作为控制门（X向译码）。注意：注意：若双向译码，还需增加Q7、Q8作为控制门（Y向译码）。（1）写入时地址选择线=1,由数据I/O线输入。若I/O=1，使Q2导通，Q1截止，A=1，B=0。（2）读出时地址选择线=1,A、B点信号由Q5、Q6送出到数据I/O线上。若A=1，B=0，则I/O=1。基本存储电路5.2.1 静态存储器（SRAM）In
3、tel CMOS RAM芯片 2114611662326264621286225662512(1K4 2KB 4KB 8KB 16KB 32KB 64KB)其中6264容量=8KB=8K8=2138=（2924）8说明：13根地址线(9根X向，4根Y向)，8根数据线，还需片选线、读写线和电源线。下面将介绍6264芯片主要引脚功能工作时序与系统的连接使用典型SRAM芯片5.2.1 静态存储器（SRAM）SRAM 6264芯片逻辑符号6264 A12-A0CS1CS2D D7 7-D-D0 0OEOEWEWE1385.2.1 静态存储器（SRAM）n地址线：A0A12n数据线：D0 D7n输出允许
4、信号：OEn写允许信号：WEn选片信号：CS1、CS2(一般CS2=1)6264芯片的主要引线5.2.1 静态存储器（SRAM）工作方式表6264的工作方式和工作过程方式 操 作 0 0 0 非法 不允许WE与OE同时为低电平 0 1 0 读出 从RAM中读出数据 0 0 1 写入 将数据写入RAM中 0 1 1 选中 6264内部I/O三态门均处于高阻 1 未选中 6264内部I/O三态门均处于高阻 5.2.1 静态存储器（SRAM）存储器读时序图有效数据指定地址WE为高电平5.2.1 静态存储器（SRAM）存储器写时序图指定地址A0-A12(A19)有效数据MEMRMEMRMEMWMEMW
5、MEMRMEMR与与MEMWMEMW的产生的产生5.2.2 动态随机存储器DRAMn材料：材料：DRAM是靠MOS电路中的栅极电容来存储信息的。由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失(称为动态刷新)，所以DRAM需要设置刷新电路，相应外围电路就较为复杂。n刷新定时间隔：刷新定时间隔：一般为几msn特点：特点：是集成度高（存储容量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。n应用：应用：非常广泛，如微机中的内存条、显卡上的显存几乎都是用DRAM制造的。注意：注意：DRAM与SRAM的异同5.2.2 动态随机存储器DRAMn常见DRAM有4116
6、(16K1)和2164(64K1)等n容量=64K1位=2161=(2828)1=(256256)1n采用行地址X和列地址Y，双方向译码来确定一个单元n行地址、列地址分时传送，共用一组地址线A0A7；n地址线的数量仅为同等容量SRAM芯片的一半典型DRAM芯片2164A10001 0 0 列地址行地址 以24=2222为例 (两个2-4译码器)5.2.2 动态随机存储器DRAMX X向向Y Y向向2562562164A的内部结构5.2.2 动态随机存储器DRAM2164A引脚与逻辑符号85.2.2 动态随机存储器DRAMnRAS：行地址选通信号，用于锁存行地址nCAS：列地址选通信号，用于锁存
7、列地址地址总线A0A7上先送上行地址A0A7，后送上列地址A8A15，它们分别在RAS和CAS有效期间被锁存在(X/Y方向)地址锁存器中。nWE：写“允许”信号nDIN：数据输入nDOUT：数据输出主要引线WE=0 -数据写入 写入 WE=0WE=1 -数据读出 读出 OE=0对比：SRAM中情况 输入/输出合用1根D对比：SRAM情况-省线对比：SRAM中情况 5.2.2 动态随机存储器DRAM三种操作(1)数据读出(2)数据写入(3)刷新：将存放于每位中的信息读出再照原样写入原单元的过程参见p171读/写/刷新工作时序图DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCA
8、STRCDTRASTRC行地址行地址列地址列地址WECASRAS存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号读写信号WE*读有效数据从DOUT引脚输出5.2.2 动态随机存储器DRAMDRAM 2164的读周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址读写信号WE*写有效数据从DIN引脚进入存储单元5.2.2 动态随机存储器DRAMDRAM 2164的写周期TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用“仅行地址有效”方法刷新行地址选通RAS*有效，传送行地址列地址选通CAS*无效，没有列地址芯片内部实现一行存储单元的刷新没有数据从输入输出存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新5.2.2 动态随机存储器DRAMDRAM 2164的刷新