《电子钟设计报告55316207byyn.docx》由会员分享，可在线阅读，更多相关《电子钟设计报告55316207byyn.docx（13页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子子技术电子钟设计报告信息工程程系应用用电子110011陈明晴20111.122电子钟设设计报告告一、设计计目的数字钟从从原理上上讲是一一种典型型的数字字电路，其其中包括括了组合合逻辑电电路和时时序逻辑辑电路。此此次设计计与制作作电子钟钟的目的的是让学学生在了了解数字字钟的原原理前提提下，运运用刚刚刚学过的的数电知知识设计计并制作作数字钟钟，并且且通过数数字钟的的制作进进一步了了解各种种在制作作中用到到的中小小规模集集成电路路的作用用及使用用方法。由由于数字字钟包括括组合逻逻辑电路路和时序序逻辑电电路，通通过它可可以进一一步学习习掌握各各种组合合逻辑电电路与时时序逻辑辑电路的的原理与与使
2、用方方法，从从而实现现理论与与实际相相结合。总的来说说，此次次课程设设计，有有助于我我们学生生对电子子线路知知识的整整合和电电子线路路设计能能力的训训练，并并为后续续课程的的学习和和毕业设设计打下下一定的的基础。二、工作作任务设计制作作一个数数字电子子钟：1、能进进行正常常的时、分分、秒计计时功能能，使用66个七段段发光二二极管数数码管显显示时间间。其中中时位以以24小小时为计计数周期期，既从从00开开始到223后再再回到000.2、能绘绘制数字字钟电路路的原理理图和合合理的布布线图。3、由晶晶体振荡荡器提供供时间基基准信号号。三、设计计原理数字电子子钟是一一个对标标准频率率进行计计数的计计数
3、电路路。它由由振荡器器、分配配器、计计时器、译译码器和和显示器器组成。振振荡器产产生的时时钟信号号经过分分频器形形成秒脉脉冲信号号，秒脉脉冲信号号输入计计数器进进行计数数，并把把累计结结果以“时”、“分”、“秒”的数字字显示出出来。秒秒计数器器电路计计满600后触发发分计数数器电路路，分计计数器电电路计满满60后后触发时时计数器器电路，当当计满224小时时后又开开始下一一轮的循循环计数数，显示示满刻度度为233时599分599秒。原理图图如下所所示：（一）数数字电子子钟电路路设计及及芯片1、CDD40660脉冲冲触发电电路图1 CD440600 引脚脚图上图所示示为CD440600芯片引引脚图
4、，CD4060由一振荡器和14级二进制串行计数器位组成，CR为高电平时，计数器清零。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。 图2 CDD40660秒脉脉冲发生生器脉冲发生生器是数数字钟的的核心部部分，它它的精度度和稳定定度决定定了数字字钟的质质量，通通常用晶晶体振荡荡器发出出的脉冲冲经过整整形、分分频获得得1Hzz的秒脉脉冲。如如晶振为为327768 Hz，通通过155次二分分频后可可获得11Hz的的脉冲输输出，电电路图如如图2所所示。2、时间间计数电电路由秒秒个位和和秒十位位计数器器、分个个
5、位和分分十位计计数器、时时个位和和时十位位计数器器电路构构成，其其中秒个个位和秒秒十位计计数器、分分个位和和分十位位计数器器为600进制计计数器，根根据设计计要求，小小时计数数器为224进制制计数器器。用6个774LSS90组组成两个个60进进制和一一个244进制计计数器。分分别如图图3和44。图3 600进制电电路图4 24进进制电路路3、二十十四进制制（“时”）计数数译码显显示电路路的制作作与调试试二十四进进制（“时”）计数数译码显显示电路路原理如如5所示。该该电路由由二十四四进制计计数器和和译码显显示两部部分电路路组成。图5二十十四进制制（“时”）计数数译码显显示电路路原理图图4、六十十
6、进制（“分”、“秒”）计数译码显示电路的制作与调试下图所示示为六十十进制（“分”、“秒”）计数译码显示电路原理图，如图6所示： 图66原理图图图7 774LSS48引引脚排列列 图8 774LSS90引引脚排列列4、计数数及译码码显示二五十进制加加法计数数器744LS990构成成电子秒秒表的计计数单元元。注：集成成异步计计数器774LSS9074LSS90是是异步二二五十进制加加法计数数器，它它既可以以作二进进制加法法计数器器，又可可以作五五进制和和十进制制加法计计数器。图图8为744LS990引脚脚排列，表表1为功能能表。通过不同同的连接接方式，774LSS90可可以实现现四种不不同的逻逻辑
7、功能能；而且且还可借借助R00(1)、R00(2)对计数数器清零零，借助助S9(1)、S99(2)将计数数器置99。表1输 入输 出出功 能清 00置 99时 钟QD QQC QQB QQAR0(11)、RR0(2)S9(11)、SS9(2)CP1 CP211000000清 000111001置 90 000 00 11QA 输 出二进制计计数1 QDQCCQB输出五进制计计数 QQAQDQCCQBQA输出884211BCDD码十进制计计数QD QAQDDQCQB输出554211BCDD码十进制计计数1 11不 变保 持四、设计计设备及及器件 1、5V直直流电源源 2、双双踪示波波器 3、万万
8、用表 44、单次次脉冲源源 5、译码码显示器器 6、744LS4486CD400601 74LLS9006 电阻、电电容若干干五、设计计内容由于实验验电路中中使用器器件较多多，实验验前必须须合理安安排各器器件在实实验装置置上的位位置，使使电路逻逻辑清楚楚，接线线较短。实验时，应应按照实实验任务务的次序序，将各各单元电电路逐个个进行接接线和调调试，即即分别测测试单稳稳态触发发器、时时钟发生生器及计计数器的的逻辑功功能，待待各单元元电路工工作正常常后，再再将有关关电路逐逐级连接接起来进进行测试试，直直到测试试电子秒秒表整个个电路的的功能。这这样的测测试方法法有利于于检查和和排除故故障，保保证实验验
9、顺利进进行。1、 单稳态触触发器的的测试动态测试试输入端接接1KHHZ连续续脉冲源源，用示示波器观观察Q114点波波形。2、 计数器的的测试(1) 计数器器及计数数器接成十进制形形式，RRO(1)、ROO(2)、S99(1)、S99(2)接地，CPP2接单次次脉冲源源,CPP1接高电电平“1”，QDQA接实验验设备上上译码显显示输入入端D、CC、B、AA,按表表1测试试其逻辑辑功能。(2) 计数器器及计数器器接成六进制形形式，同同内容（11）进行行逻辑功功能测试试。(3) 计数器器接成四进制形形式，计数器器接成二进制形形式，与与秒进制制电路连连接，进进行逻辑辑功能测测试。3、 电子钟的的整体测
10、测试 各单元元电路测测试正常常后，按按数字钟钟原理图图把几个个单元电电路连接接起来，进进行电子子钟的总体体测试。接通电源，此时电子钟工作，计数器清零后便开始计时，观察数码管显示计数情况是否正常，计时立即停止，但数码管保留所计时之值。六、设计计小结1、通过过这次课课程设计计，加强强了我们们动手、思思考和解解决问题题的能力力。2、我做做课程设设计同时时也是对对课本知知识的巩巩固和加加强，在在这次课课程设计计过程中中，我们们了解了了很多元元件的功功能，并并且对于于其在电电路中的的使用有有了更多多的认识识。平时看看课本时时，有的的问题老老是弄不不懂，做做完课程程设计，那那些问题题就迎刃刃而解了了。而且
11、且还可以以记住很很多东西西。比如如一些芯芯片的功功能，平平时看课课本，这这次看了了，下次次就忘了了，通过过动手实实践让我我们对各各个元件件映象深深刻。认认识来源源于实践践，实践践是认识识的动力力和最终终目的，实实践是检检验真理理的唯一一标准。所所以这个个期末测测试之后后的课程程设计对对我们的的作用是是非常大大的。3、在制制作电路路时，发发现细心心耐心，恒恒心一定定要有才才能做好好事情，首首先是线线的布局局上既要要美观又又要实用用和走线线简单，兼兼顾到方方方面面面去考虑虑是很需需要的，否否则只是是一纸空空话。4、在画画好原理理图后的的做电路路版时，由由于不是是特制的的数字钟钟电路板板，导致致布线
12、后后元件排排列不顺顺，增加加了布线线难度，也也产生很很多不曾曾注意的的问题，今今后要牢牢记这个个教训，使使以后布布线更加加顺利。5、经过一个星期的实习，过程虽然曲折。在此期间我们也失落过，也曾一度热情高涨。从开始时满富盛激情到最后汗水背后的复杂心情，点点滴滴无不令我回味无长。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。在此，感谢于老师的细心指导！12