《2022年逻辑门电路完整教程 .pdf》由会员分享，可在线阅读，更多相关《2022年逻辑门电路完整教程 .pdf（42页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、逻辑门电路完整教程第二章逻辑门电路引言通过上一章的学习，我们已经对数字电路及其分析方法、数制和码有了基本的概念。并且学习了从与、或、非三种基本逻辑运算引出逻辑变量与逻辑函数的关系。第一章中逻辑符号是以黑匣的方式来表示相应的逻辑门，这种黑匣法帮助我们建立初步的概念。为了正确而有效地使用集成逻辑门电路，还必须对组件内部电路特别是对它的外部特性有所了解。本章将揭开黑匣的奥秘，讲述几种通用的集成逻辑门电路，如BJT-BJT 逻辑门电路（TTL）、射极耦合逻辑门电路（ECL）和金属-氧化物-半导体互补对称逻辑门电路（CMOS）。在学习上述各种电路的逻辑功能和特性前首先必须熟悉开关器件的开关特性，这是门电
2、路的工作基础。但在分析门电路时，将着重它们的逻辑功能和外特性，对其内部电路，只作一般介绍。第一节二极管的开关特性一般而言，开关器件具有两种工作状态：第一种状态被称为接通，此时器件的阻抗很小，相当于短路；第二种状态是断开，此时器件的阻抗很大，相当于开路。在数字系统中，晶体管基本上工作于开关状态。对开关特性的研究，就是具体分析晶体管在导通和截止之间的转换问题。晶体管的开关速度可以很快，可达每秒百万次数量级，即开关转换在微秒甚至纳秒级的时间内完成。二极管的开关特性表现在正向导通与反向截止这样两种不同状态之间的转换过程。二极管从反向截止到正向导通与从正向导通到反向截止相比所需的时间很短，一般可以忽略不
3、计，因此下面着重讨论二极管从正向导通到反向截止的转换过程。一、二极管从正向导通到截止有一个反向恢复过程在上图所示的硅二极管电路中加入一个如下图所示的输入电压。在0t1时间内，输入为+VF，二极管导通，电路中有电流流通。名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 42 页 -设 VD为二极管正向压降（硅管为0.7V 左右），当VF远大于 VD时，VD可略去不计，则在 t1时，V1突然从+VF变为-VR。在理想情况下，二极管将立刻转为截止，电路中应只有很小的反向电流。但实际情况是，二极管并不立刻截止，而是先由正向的IF变到一个很大的反向电流IR=VRRL，这个电流维持一段时间tS
4、后才开始逐渐下降，再经过tt后，下降到一个很小的数值0.1IR，这时二极管才进人反向截止状态，如下图所示。通常把二极管从正向导通转为反向截止所经过的转换过程称为反向恢复过程。其中tS称为存储时间，tt称为渡越时间，tre=ts+tt称为反向恢复时间。由于反向恢复时间的存在，使二极管的开关速度受到限制。二、产生反向恢复过程的原因电荷存储效应产生上述现象的原因是由于二极管外加正向电压VF时，载流子不断扩散而存储的结果。当外加正向电压时区空穴向区扩散，区电子向区扩散，这样，不仅使势垒区（耗尽区）变窄，而且使载流子有相当数量的存储，在区内存储了电子，而在区内存储了空穴，它们都是非平衡少数载流于，如下图
5、所示。名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 42 页 -空穴由区扩散到区后，并不是立即与区中的电子复合而消失，而是在一定的路程LP（扩散长度）内，一方面继续扩散，一方面与电子复合消失，这样就会在LP范围内存储一定数量的空穴，并建立起一定空穴浓度分布，靠近结边缘的浓度最大，离结越远，浓度越小。正向电流越大，存储的空穴数目越多，浓度分布的梯度也越大。电子扩散到区的情况也类似，下图为二极管中存储电荷的分布。我们把正向导通时，非平衡少数载流子积累的现象叫做电荷存储效应。当输入电压突然由+VF变为-VR时区存储的电子和区存储的空穴不会马上消失，但它们将通过下列两个途径逐渐减少：在
6、反向电场作用下，区电子被拉回区，区空穴被拉回区，形成反向漂移电流 IR，如下图所示；与多数载流子复合。在这些存储电荷消失之前，结仍处于正向偏置，即势垒区仍然很窄，结的电阻仍很小，与RL相比可以忽略，所以此时反向电流IR=（VRVD）/RL。VD表示结两端的正向压降，一般 VRVD，即 IRVRRL。在这段期间，IR基本上保持不变，主要由VR和 RL所决定。经过时间 ts后区和区所存储的电荷已显著减小，势垒区逐渐变宽，反向电流IR逐渐减小到正常反向饱和电流的数值，经过时间tt 名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 42 页 -，二极管转为截止。由上可知，二极管在开关转换过
7、程中出现的反向恢复过程，实质上由于电荷存储效应引起的，反向恢复时间就是存储电荷消失所需要的时间。三、二极管的开通时间二极管从截止转为正向导通所需的时间称为开通时间。这个时间同反向恢复时间相比是很短的。这是由于结在正向偏压作用下，势垒区迅速变窄，有利于少数载流子的扩散，正向电阻很小，因而它在导通过程中及导通以后，其正向压降都很小，比输入电压VF小得多，故电路中的正向电流 IF=VRRL，它由外电路的参数决定，而几乎与二极管无关。因此，只要电路在t=0 时加入+VF的电压，回路的电流几乎是立即达到 VFRL。这就是说，二极管的开通时间是很短的，它对开关速度的影响很小，可以忽略不计。第二节BJT的开
8、关特性型 BJT 的结构如下图所示。从图中可见型BJT由两个型区和一个型区构成了两个结，并从三个区分别引出了集电极、基极和发射极。在电路图中的符号如下图所示。型 BJT 的结构如下图中的上半部所示，下边为电路图中的符号。名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 42 页 -这里的 BJT 英文原文是：Bipolar Junction Transistor，意为“双极结晶体管”。也就是通常所说的三极管。一、BJT 的开关作用BJT 的开关作用对应于有触点开关的“断开”和“闭合”。上图所示电路用来说明BJT开关作用，图中BJT 为型硅管。当输入电压V1=-VB时，BJT 的发射
9、结和集电结均为反向偏置（VBE0，VBC0），只有很小的反向漏电流IEBO和 ICBO分别流过两个结，故iB 0，iC 0，VCE VCC，对应于上图中的点。这时集电极回路中的c、e 极之间近似于开路，相当于开关断开一样。BJT 的这种工作状态称为截止。名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 42 页 -当 V1=+VB2时，调节 RB，使 IB=VCC/RC，则 BJT 工作在上图中的C点，集电极电流iC已接近于最大值VCC/RC，由于 iC受到 RC的限制，它已不可能像放大区那样随着 iB的增加而成比例地增加了，此时集电极电流达到饱和，对应的基极电流称为基极临界饱和电
10、流IBS（），而集电极电流称为集电极饱和电流ICS（VCC/RC）。此后，如果再增加基极电流，则饱和程度加深，但集电极电流基本上保持在ICS不再增加，集电极电压VCE=VCC-ICSRC=VCES=2.0-0.3V。这个电压称为BJT 的饱和压降，它也基本上不随iB增加而改变。由于VCES很小，集电极回路中的 c、e极之间近似于短路，相当于开关闭合一样。BJT 的这种工作状态称为饱和。由于 BJT 饱和后管压降均为0.3V，而发射结偏压为0.7V，因此饱和后集电结为正向偏置，即 BJT 饱和时集电结和发射结均处于正向偏置，这是判断 BJT 工作在饱和状态的重要依据。下图示出了型BJT饱和时各电
11、极电压的典型数据。由此可见 BJT 相当于一个由基极电流所控制的无触点开关。BJT 截止时相当于开关“断开”，而饱和时相当于开关“闭合”。型 BJT 截止、放大、饱和三种工作状态的特点列于下表中。名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 42 页 -二、BJT 的开关时间BJT 的开关过程和二极管一样，也是内部电荷“建立”和“消散”的过程。因此BJT饱和与截止两种状态的相互转换也是需要一定的时间才能完成的。如上图所示电路的输入端加入一个幅度在-VB1和+VB2之间变化的理想方波，则输出电流Ic的波形如下图。名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 42
12、页 -可见 Ic的波形已不是和输入波形一样的理想方波，上升和下降沿都变得缓慢了。为了对 BJT 开关的瞬态过程进行定量描述,通常引人以下几个参数来表征：以上 4 个参数称为BJT的开关时间参数。通常把 ton tdtr称为开通时间,它反映了 BJT 从截止到饱和所需的时间；把 t0ff=tstf称为关闭时间,它反映了 BJT从饱和到截止所需的时间。开通时间和关闭时间总称为BJT 的开关时间,它随管子类型不同而有很大差别，一般在几十至几百纳秒的范围，可以从器件手册中查到。BJT 的开关时间限制了BJT开关运用的速度。开关时间越短，开关速度越高。因此，要设法减小开关时间。开通时间 ton是建立基区
13、电荷的时间，关闭时间toff是存储电荷消散的时间。第三节基本逻辑门电路基本逻辑运算有与、或、非运算，对应的基本逻辑门有与、或、非门。本节介绍简单的二极管门电路和BJT反相器（非门）,作为逻辑门电路的基础。用电子电路来实现逻辑运算时，它的输入、输出量均为电压（以为单位）或电平（用或表示）。通常将门电路的输入量作为条件，输出量作为结果。一、二极管与门及或门电路1.与门电路名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 42 页 -当门电路的输入与输出量之间能满足与逻辑关系时，则称这样的门电路为与门电路。下图表示由半导体二极管组成的与门电路，右边为它的代表符号。图中 A、B、C为输入端
14、，L 为输出端。输入信号为+5V或 0V。下面分析当电路的输入信号不同时的情况：（1）若输入端中有任意一个为0 时，例如 VA=0V，而 VA=VB=+5V时，D1导通，从而导致L 点的电压 VL被钳制在 0V。此时不管D2、D3的状态如何都会有VL0V（事实上D2、D3受反向电压作用而截止）。由此可见，与门几个输入端中，只有加低电压输入的二极管才导通，并把 L 钳制在低电压（接近0V），而加高电压输入的二极管都截止。（2）输入端 A、B、C都处于高电压+5V，这时，D1、D2、D3都截止，所以输出端L 点电压 VL=+VCC，即 VL=+5V。如果考虑输入端的各种取值情况，可以得到下表输入(
15、V)输出(V)VAVBVCVL0 0 0 0+5+5+5+50 0+5+5 0 0+5+50+5 0+5 0+5 0+50 0 0 0 0 0 0+5将表中的+5V用 1 代替，则可得到真值表：ABCL0 0 0 0 0 0 1 1 0 1 0 1 0 0 0 0 名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页，共 42 页 -1 1 1 10 0 1 10 1 0 10 0 0 1由表中可见该门电路满足与逻辑关系，所以这是一种与门。输入变量A、B、C与输出变量 L 只间的关系满足逻辑表达式。2.或门电路对上图所示电路可做如下分析：（1）输入端 A、B、C都为 0V 时，D1、D2、
16、D3两端的电压值均为0V，因此都处于截止状态，从而VL=0V；（2）若 A、B、C中有任意一个为+5V，则 D1、D2、D3中有一个必定导通。我们注意到电路中 L 点与接地点之间有一个电阻，正是该电阻的分压作用，使得 VL处于接近+5V的高电压（扣除掉二极管的导通电压），D2、D3受反向电压作用而截止，这时 VL+5V。用真值表将所有情况罗列如下：ABCL0 0 0 0 1 1 1 10 0 1 1 0 0 1 10 1 0 1 0 1 0 10 1 1 1 1 1 1 1由表中可见A、B、C与 L 之间满足或逻辑关系，即有：。二、非门电路BJT 反相器名师资料总结-精品资料欢迎下载-名师精心
17、整理-第 10 页，共 42 页 -上图表示一基本反相器电路及其逻辑符号。下图则是其传输特性，图中标出了BJT的三个工作区域。对于饱和型反相器来说，输入信号必须满足下列条件：逻辑 0：ViV2由传输特性可见：当输入为逻辑时，BJT将截止，输出电压将接近于VCC，即逻辑。当输入为逻辑时，BJT将饱和导通，输出电压约为0.2 0.3V，即为逻辑。可见反相器的输出与输入量之间的逻辑关系是非逻辑关系。虽然利用以上基本的与、或、非门，可以实现与、或、非三种逻辑运算。但是由于它们的输出电阻比较大，带负载的能力差，开关性能也不理想，因此基本的与、或、非门不具有实用性。解决的办法之一是采用二极管与三极管门的组
18、合，组成与非门、或非门，也就是所谓的 复合门电路。与非门和或非门在负载能力、工作速度和可靠性方面都大为提高，是逻辑电路中最常用的基本单元。下图给出了复合门电路的一个例子及其逻辑符号和逻辑表达式。名师资料总结-精品资料欢迎下载-名师精心整理-第 11 页，共 42 页 -下面将要介绍的是一些切实可用的逻辑门电路。第四节TTL逻辑门电路以双极型半导体管为基本元件，集成在一块硅片上，并具有一定的逻辑功能的电路称为双极型逻辑集成电路，简称TTL逻辑门电路。下面首先讨论基本的BJT反相器的开关速度不高的原因，再讨论改进的TTL 反相器和TTL 逻辑门电路。一、基本的BJT反相器的动态性能BJT 开关速度
19、受到限制的原因主要是由于BJT基区内存储电荷的影响，电荷的存入和消散需要一定的时间。考虑到负载电容CL的影响后基本反相器将成为如下图所示的电路。图中 CL包含了门电路之间的接线电容以及门电路的输入电容。当反相器输出电压vO由低向高过渡时，电路由 VCC通过 Rc对 CL充电。当 vO由高向低过渡时，CL又将通过 BJT放电。这样，CL的充、放电过程均需经历一定的时间，这必然会增加输出电压vO波形的上升时间和下降时间。特别是 CL充电回路的时间常数RcCL较大时，vO上升较慢，即增加了上升时间。基于器件内部和负载电容的影响，导致基本BJT 反相器的开关速度不高。寻求更为实用的TTL 电路结构，是
20、下面所要讨论的问题。二、TTL 反相器的基本电路由前面的分析已知，带电阻负载的BJT 反相器，其动态性能不理想。在保持逻辑功能不变的前提下，可以另外增加若干元器以改善其动态性能，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。这需改变反相器输入电路和输出电路的结构，以形成 TTL反相器的基本电路。下图就是一个TTL反相器的基本电路。名师资料总结-精品资料欢迎下载-名师精心整理-第 12 页，共 42 页 -该电路由三部分组成：由三极管 T1组成电路的输入级；由 T3、T4和二极管 D组成输出级；由 T2组成的中间级作为输出级的驱动电路，将 T2的单端输入信号vI2转换为互补的双端输出信
21、号vI3和 vI4，以驱动 T3和 T4。1.TTL 反相器的工作原理这里主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压，以得到简单的定量概念。（1）当输入为高电平，如vI3.6V 时，电源 VCC通过 Rbl和 T1的集电结向T2、T3提供基极电流，使 T2、T3饱和，输出为低电平，如 vO0.2V。此时 VB1VBC1VBE2VBE3（0.7 0.70.7）V2.1V T1的发射结处于反向偏置，而集电结处于正向偏置。所以T1处于发射结和集电结倒置使用的放大状态。由于T2和 T3饱和，输出 VC3 0.2V，同时可估算出VC2的值：VC2VCE2VB3（0.2 0.7）V0.9V
22、 此时，VB4VC20.9V。作用于 T4的发射结和二极管D的串联支路的电压为VC2Vo（0.90.2）V0.7V，显然，T4和 D均截止，实现了反相器的逻辑关系：输入为高电平时，输出为低电平。（2）当输入为低电平且电压为0.2V 时，T1的发射结导通，其基极电压等于输入低电压加上发射结正向压降，即：VB1（0.2 0.7）V0.9V 此时 VB1作用于 T1的集电结和T2、T3的发射结上，所以T2、T3都截止，输出为高电平。由于 T2截止，VCC通过 RC2向 T4提供基极电流，致使T4和 D导通，其电流流入负载。输出电压为vOVccVBE4 VD（50.7 0.7）V3.6V 同样也实现了
23、反相器的逻辑关系：输入为低电平时，输出为高电平。2.采用输入级以提高工作速度当 TTL反相器输入电压由高（3.6V)变低（0.2V）的瞬间，VB1（0.2 0.7）V0.9V。但由于 T2、T3原来是饱和的，它们的基区存储电荷还来不及消散，在此瞬间，T2、T3 的发射结仍处于正向偏置，T1的集电极电压为Vc1VBE2 VBE3（0.7 0.7）V1.4V。名师资料总结-精品资料欢迎下载-名师精心整理-第 13 页，共 42 页 -此时 T1的集电结为反向偏置集电结电压VB1VC1(1 1.4)V-0.4V，因输入为低电平（0.2V）时，T1的发射结为正向偏置,于是 T1工作在放大区。这时产生基
24、极电流iB1，其射极电流流入低电平的输入端。集电极电流的方向是从T2的基极流向T1的集电极，它很快地从T2的基区抽走多余的存储电荷，使T2迅速地脱离饱和而进人截止状态。T2的迅速截止导致T4立刻导通，相当于 T3的负载是个很小的电阻，使 T3的集电极电流加大，多余的存储电荷迅速从集电极消散而达到截止，从而加速了状态转换。3.采用推拉式输出级以提高开关速度和带负载能力由 T3、T4和二极管 D组成推拉式输出级。其中T4组成电压跟随器，而T3为共射极电路，作为 T4的射极负载。这种输出级的优点是，既能提高开关速度，又能提高带负载能力。根据所接负载的不同，输出级的工作情况可归纳如下：（1）输出为低电
25、平时，T3处于深度饱和状态，反相器的输出电阻就是T3的饱和电阻，这时可驱动较大的电流负载。而且由于T4截止，所以负载电流就是T3的集电极电流，也就是说T3的集电极电流可以全部用来驱动负载。（2）输出为高电平时，T3截止，T4组成的电压跟随器的输出电阻很小，所以输出高电平稳定，带负载能力也较强。（3）输出端接有负载电容CL时，当输出由低电平跳变到高电平的瞬间，T2和 T3由饱和转为截止，由于T3的基极电流是经T2放大的电流，所以T2比 T3更早脱离饱和，于是T2的集电极电压vC2比 T3的集电极电压vC3上升更快。同时由于电容CL两端的电压不能突变，使c2和 c3之间的电位差增加，因而使 T4在
26、此瞬间基极电流很大，T4集电极与发射极之间呈现低电阻，故电源 VCC经 RC4和 T4的饱和电阻对电容CL迅速充电，其时间常数很小，使输出波形上升沿陡直。而当输出电压由高变低后，输出管T3深度饱和，也呈现很低的电阻，已充电的 CL通过它很快放电，迅速达到低电平，因而使输出电压波形的上升沿和下降沿都很好。三、TTL 反相器的传输特性现在来分析TTL反相器的传输特性。下图为用折线近似的TTL反相器的传输特性曲线。由图可见，传输特性由4条线段 AB、BC、CD和 DE所组成。AB段：此时输入电压vI很低，T1的发射结为正向偏置。在稳态情况下，T1饱和致使 T2和 T3截止，同时T4导通。输出vo3.
27、6V 为高电平。当 vI增加直至 B点，T1的发射结仍维持正向偏置并处于饱和状态。但 vB2vc1增大导致 T2的发射结正向偏置。当 T1仍维持在饱和状态时，vB2的值可表示为 vB2vIVCES为求得 B点所对应的vI,可以考虑 vB2刚好使 T2的发射结正向偏置并开始导电。此时vB2应等于 T2、发射结的正向电压VF0.6V。但 iE20 在忽略 vRe2。的情况下，于是由上式得：名师资料总结-精品资料欢迎下载-名师精心整理-第 14 页，共 42 页 -BC段：当 vI的值大于 B点的值时，由T1的集电极供给T2的基极电流，但 T1仍保持为饱和状态，这就需要使T1的发射结和集电结均为正向
28、偏置。在 BC段内，T2对 vI的增量作线性放大，其电压增益可表示为电压增量上通过 T4的电压跟随作用而引至输出端形成输出电压的增量，且在一定范围内，有，所以传输特性BC段的斜率为。必须注意到在BC段内，Re2上所产生的电压降还不足以使T3的发射结正向偏置，T3仍维持截止状态。当 Re2上的电压 vRe2达到一定的值，能使T3的发射结正偏，并有vBE3=VF=0.7V 时，则有或式中 VF0.7V，表示 T3已导通。由于,C 点处的输出电压变为根据线段 BC的斜率为-1.6，对应于 C点的 vI值可由下述关系求得：由此得名师资料总结-精品资料欢迎下载-名师精心整理-第 15 页，共 42 页
29、-CD段：当 vI的值继续增加并超越C点，使 T3饱和导通,输出电压迅速下降至v00.2V。D点处的 vI(D)值,可以根据 T2、T3两发射结电压VF0.7V 来估算。因此有DE段：当 vI的值从 D点再继续增加时，T1将进人倒置放大状态,保持 vO0.2V。至此，得到了 TTL反相器的 ABCDE 折线型传输特性。四、TTL 与非门电路基本 TTL 反相器不难改变成为多输入端的与非门。它的主要特点是在电路的输入端采用了多发射极的BJT，如下图所示。器件中的每一个发射极能各自独立地形成正向偏置的发射结，并可促使BJT 进人放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。下图
30、是采用多发射极BJT用作输入端TTL与非门的输入器件的一个实例。当任一输入端为低电平时，T1的发射结将正向偏置而导通，T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大状态，T2和 T3均饱和，输出为低电平。五、TTL 与非门的技术参数1.传输特性各种类型的TTL门电路，其传输特性大同小异，正如前面已经讨论过的，这里不再讨论。名师资料总结-精品资料欢迎下载-名师精心整理-第 16 页，共 42 页 -2.输入和输出的高、低电压3.噪声容限噪声容限表示门电路的抗干扰能力。二值数字逻辑电路的优点在于它的输入信号允许一定的容差。高电平噪声容限：VNHVOHVIH2.4
31、V2V0.4V 低电平噪声容限：VNLVILVOL0.8V0.4V 0.4V 4.扇入与扇出数扇出数-门电路所能带负载个数，与非门输出端最多能接几个同类的与非门。扇出数 No取决于负载类型灌电流负载：负载电流从外电路流入与非门拉电流负载：负载电流从与非门流向外电路灌电流工作情况下图表示 TTL 与非门的灌电流负载的情况。图中左边为驱动门,右边为负载门，当驱动门的输出端为逻辑0（低电压 VOL）时，负载门由电源VCC通过 Rb1、T1的发射结和输入端有电流 IIL灌人驱动门T3的集电极，这就是灌电流负载的由来。不难理解，当负载门的个数增加时，总的灌电流IIL将增加，同时也将引起输出低电压VOL的
32、升高。前已述及 TTL 门电路的标准输出低电压VOL0.4V，这就限制了负载门的个数。在输出为低电平的情况下，所能驱动的同类门的个数由下式决定：名师资料总结-精品资料欢迎下载-名师精心整理-第 17 页，共 42 页 -拉电流工作情况当驱动门的输出为高电平时，将有电流IIH。从驱动门拉出而流至负载门。当负载门的个数增多时，必将引起输出高电压的降低，但不得低于标准高电压的低限值VIH=2V。这样，输出为高电平时的扇出数可表示如下：通常基本的 TTL门电路，其扇出数约为10，而性能更好的门电路的扇出数最高可达3050。一般 TTL 器件的数据手册中，并不给出出数，而须用计算或用实验的方法求得，并注
33、意在设计时留有余地，以保证数字电路或系统能正常地运行通常，输出低电平电流IOL大于输出高电平电流IOH，NOL不等于 NOH，因而在实际工程设计中，常取二者中的最小值。例：试计算基本的TTL 与非门 7410 带同类门时的扇出数。解：（1）从 TTL 数据手册可查到7410 的参数如下：IOL 16mA，IIL-1.6mA IOH 16mA，IIH-1.6mA 名师资料总结-精品资料欢迎下载-名师精心整理-第 18 页，共 42 页 -数据前的负号表示电流的流向，对于灌电流取负号，计算时只取绝对值。（2）根据式（2.4.14）可计算低电平输出时的扇出数（3）根据式（2.4.I5）可计算高电平输
34、出时的扇出数可见这时 NOLNOH。如前所述，若NOL NOH。则取较小的作为电路的扇出数。扇入数 NI取决于 TTL门电路的输入端个数。5.传输延迟时间这是一个表征门电路开关速度的参数，意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。假设在门电路的输入端加入一脉冲波形、其幅度为0VCC(单位为 V)。相应的的输出波形如下图所示。通常门电路输出由低电平转换高电平或者由高电平转换到低电平所经历的时间分别用tPLH和 tPHL表示，有时也采用平均传输延迟时间这一参数，即tPd(tPLHtPHL)2。6.功耗功耗是门电路重要参数之一。功耗有静态和动态之分。所谓静态功耗指的
35、是当电路没有状态转换时的功耗，即与非门空载时电源总电流ICC与电源电压VCC的乘积。当输出为低电平时的功耗称为空载导通功耗PON；当输出为高电平时的功耗称为截止功耗 POFF；PON总比 POFF大。名师资料总结-精品资料欢迎下载-名师精心整理-第 19 页，共 42 页 -至于动态功耗，只发生在状态转换的瞬间，或者电路中有电容性负载时，例如 TTL 门电路约有 5PF的输入电容，由于电容的充、放电过程，将增加电路的损耗。对于 TTL 门电路来说，静态功耗是主要的。7.延时一功耗积理想的数字电路或系统，要求它既具有高速度，同时功耗又低。在工程实践中，要实现这种理想情况是较难的。高速数字电路往往
36、需要付出较大的功耗为代价。一种综合性的指标叫做延时一功耗积，用符号DP表示，单位为焦耳，即DP tPdPD。式中 tpd(tPLHtHL)2，PD为门电路的功耗，一个逻辑门器件的DP的值愈小，表明它的特性愈接于理想情况。8.TTL集成门电路的封装(a)(b)图(a)为 14 脚 TTL 集成门电路的封装图，图(b)为其内部结构图。六、TTL 或非门、集电极开路门和三态门电路1.TTL 或非门下图为 TTL 或非门的逻辑电路及其代表符号。名师资料总结-精品资料欢迎下载-名师精心整理-第 20 页，共 42 页 -由图可见，或非逻辑功能是对TTL与非门的结构改进而来，即用两个三极管 T2A和 T2
37、B代替 T2。若两输入端为低电平，则T2A和 T2B均将截止，iB30，输出为高电平。若 A、B两输入端中有一个为高电平，则 T2A或 T2B将饱和，导致 iB30，iB3便使 T3饱和，输出为低电平。这就实现了或非功能。即。2.集电极开路门在工程实践中将两个门的输出端并联以实现与逻辑的功能称为线与。考察下图所示的情况。当将图中所示的两个逻辑门的输出连接在一起，并且当第一个门的输出为高电平（第一个门的T4导通），第二个门的输出为低电平（第二个门的T3导通）时，正如图中红线所示将出现一个大电流通道，很可能导致晶体管的损坏。为了避免线与时的产生大电流，可以采用集电极开路门（简称OC门）来解决。所谓
38、集电极开路是指从TTL与非门电路的推挽式输出级中删去电压跟随器，如下图所示：名师资料总结-精品资料欢迎下载-名师精心整理-第 21 页，共 42 页 -对于一个两输入端的OC门，其在电路中的符号可用下图来表示：为了实现线与的逻辑功能，可将多个门电路输出管T3的集电极至电源VCC之间，加一公共的上拉电阻RP，如下图所示。为了简明起见，图中以两个OC门并联为例，其中图标“”表示集电极开路之意。上拉电阻 Rp的值可以这样来计算，主要考虑 OC门必须驱动一定的拉电流或灌电流负载。有关这两类负载的概念前已讨论，这里仍然适用，所不同的是驱动门是由多个TTL 门的输出端直接并联而成。当 OC门中的一个TTL
39、 门的输出为低电平，其他为高电平时，灌电流将由一个输出BJT（如 T1或 T2）承担，这是一种极限情况，此时上拉电阻RP具有限制电流的作用。为保证IOL不超过额定值IOL(max)，必须合理选用RP的值。例如VCC5V，RP 1k，则名师资料总结-精品资料欢迎下载-名师精心整理-第 22 页，共 42 页 -IOL5mA。另一方面，由于门电路的输出、输入电容和接线电容的存在，RP的大小必将影响OC门的开关速度。RP的值愈大，负载电容的充电时间常数亦愈大，因而开关速度愈慢。RP的最小值 RP(min)可按下式来确定：RP的最大值RP(max)可按下式来确定：实际上，RP的值选在 RP(min)和
40、 RP(max)之间，并且选用靠近RP(min)的标准值。例：设 TTL与非门 74LS01(OC)驱动 8 个 74LS04（反相器），试确定一合适大小的上拉电阻 RP，设 VCC=5V。由以上计算可知Rp的值可在 985 至 18.75k 之间选择。为使电路有较快的开关速度，可选用一标准值为k 的电阻器为宜。名师资料总结-精品资料欢迎下载-名师精心整理-第 23 页，共 42 页 -集电极开路门除了可以实现多门的线与逻辑关系外，还可用于直接驱动较大电流的负载。3.三态与非门（TSL）利用 OC门虽然可以实现线与的功能，但外接电阻Rp的选择要受到一定的限制而不能取得太小，因此影响了工作速度。
41、同时它省去了有源负载，使得带负载能力下降。为保持推拉式输出级的优点，还能作线与联接，人们又开发了一种三态与非门，它的输出除了具有一般与非门的两种状态，即输出电阻较小的高、低电平状态外，还具有高输出电阻的第三状态，称为高阻态，又称为禁止态。一个简单的TSL门的电路如上图所示。其中 CS为片选信号输入端，A、B为数据输入端。当 CS=1时，TSL门电路中的T5处于倒置放大状态，T6饱和，T7截止，即其集电极相当于开路。此时输出状态将完全取决于数据输入端A、B的状态，电路输出与输入的逻辑关系与一般与非门相同。这种状态称为TSL的工作状态。当 CS=0时 T7导通，使 T4的基极钳制于低电平。同时由于
42、低电平的信号送到T1的输入端，迫使 T2和 T3截止。这样 T3和 T4均截止，门的输出端L 出现开路，既不是低电平，又不是高电平，这就是第三工作状态。这样，当CS为高电平时，TSL门的输出信号送到总线，而当 CS为低电平时，门的输出与数据总线断开，此时数据总线的状态由其他门电路的输出所决定。名师资料总结-精品资料欢迎下载-名师精心整理-第 24 页，共 42 页 -七、改进型TTL门电路抗饱和TTL 电路抗饱和 TTL 电路是目前传输速度较高的一类TTL 电路。这种电路由于采用肖特基势垒二极管 SBD钳位方法来达到抗饱和的效果，一般称为SBDTTL电路（简称STTL电路），其传输速度远比基本
43、TTL电路为高。肖特基势垒二极管的工作特点如下：（1）它和 PN结一样，同样具有单向导电性，这种铝-硅势垒二极管导通电流的方向是从铝到硅。（2）ALSiSBD的导通阈值电压较低，约为0.4 0.5V，比普通硅PN结约低 0.2V。（3）势垒二极管的导电机构是多数载流子，因而电荷存储效应很小。根据前面的学习，我们已经知道，BJT 工作在饱和时，发射结和集电结都处在正向偏置，集电结正向偏置电压越大，则表明饱和程度越深。为了限制 BJT 的饱和深度，在 BJT 的基极和集电极并联上一个导通阈值电压较低的肖特基二极管，如下图所示。当没有 SBD时，随着基级电压的升高，电流沿着蓝线方向流动。由于SBD的
44、作用，当基级电压大于0.4V 时，SBD 首先电导通，电流沿着红线方向流动（如下图所示），从而使T的基极电流不会过大（而且使T 的集电结正向偏压将被钳制在0.4V 左右），因此SBD起到抵抗过饱和的作用，因而又将这种电路称为抗饱和电路，使电路的开关时间大为缩短。名师资料总结-精品资料欢迎下载-名师精心整理-第 25 页，共 42 页 -下图为肖特基TTL（STTL）与非门的典型电路。与基本TTL 与非门电路相比，作了若干改进。在基本的TTL电路中，T1、T2和 T3工作在深度饱和区，管内电荷存储效应对电路的开关速度影响很大。现在除T4外，其余的BJT均采用 SBD钳位，以达到明显的抗饱和效果。
45、其次，基本电路中的所有电阻值这里几乎都减半。这两项改进导致门电路的开关时间大为缩短。由于电阻值的减小也必然会引起门电路功耗的增加。STTL门电路还有以下三点对基本TTL 电路的性能作了改进：（1）二极管 D被由 T4和 T5所组成的复合管所代替，当输出由低电平向高电平过渡时，由于复合管电路的电流增益很大，输出电阻很小，从而减小了电路对负载电容的充电时间。（2）电路输入端所加的SBD DA和 DB，用来减小由门电路之间的连线而引起的杂散信号。（3）基本电路中的Re2（1k）改为由T6与 Rc6、Rb6的组合电路所代替。这个组合电路是有源非线性电阻。当其两端的电压（发射极e2 对地）较低时，呈现很
46、大的电阻，而当其两端的电压达到0.7V 左右时，则呈现很小的电阻。这样，当与非门的全部输入端由低电平转向高电平时，有源电阻开始不导通使T3很快达到饱和；反之，当电路的全部输入端（或其中之一）由高电平转向低电平时，T2和 T3将截止，由于T3饱和时，VBE=0.7V，在转换开始的瞬间，有源电阻的阻值很小名师资料总结-精品资料欢迎下载-名师精心整理-第 26 页，共 42 页 -T3基区存储的电荷通过此低阻回路很快消散。由于这个缘故，有源非线性电路称为有源下拉电路，它与有源上拉电路是对应的。意即将 VBE3从 0.7 V 很快拉到 V，从而使输出电压很快升高，即提高了开关速度。基于上述特点,STT
47、L 与非门具有较为理想的传输特性。与基本 TTL反相器的传输特性相比，点不再存在了，由点直接下降到点，即传输特性变化非常陡峭，见下图。除典型的肖特基型（STTL）外，尚有低功耗肖特基型（LSTTL）、先进的肖特基型（ASTTL），先进的低功耗型（ALSTTL）等，它们的技术参数各有特点，是在TTL工艺的发展过程中逐步形成的。TTL 门电路的各种系列的性能比较类型基本的TTL(74 系列)肖特基TTL(74S 系列)低功耗肖特基 TTL(74S系列)先进的肖特基TTL(74AS 系列)先进的低功耗肖特基 TTL(74ALS 系列)参数tpd/ns 10 3 9 1.5 4 PD/mW 10 20
48、 2 20 1 DP/pJ 100 60 18 30 4 第五节CMOS 逻辑门电路CMOS 逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS 电路的性能有可能超越TTL 而成为占主导地位的逻辑器件。CMOS 电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件，以及 PLD器件都采用CMOS 艺制造，且费用较低。早期生产的CMOS 门电路为 4000 系列，随后发展为4000B 系列。当前与 TTL兼容的 CMO器件如 74HCT系列等可与TTL器件交换使用。下面首先讨论C
49、MOS 反相器，然后介绍其他CMO逻辑门电路。名师资料总结-精品资料欢迎下载-名师精心整理-第 27 页，共 42 页 -MOS 管结构图MOS 管主要参数：1.开启电压VT开启电压（又称阈值电压）：使得源极 S和漏极 D之间开始形成导电沟道所需的栅极电压；标准的 N沟道 MOS 管，VT约为 3 6V；通过工艺上的改进，可以使MOS 管的 VT值降到 23V。2.直流输入电阻RGS即在栅源极之间加的电压与栅极电流之比这一特性有时以流过栅极的栅流表示MOS 管的 RGS可以很容易地超过1010。3.漏源击穿电压BVDS在 VGS=0（增强型）的条件下，在增加漏源电压过程中使ID开始剧增时的VD
50、S称为漏源击穿电压BVDSID剧增的原因有下列两个方面：（1）漏极附近耗尽层的雪崩击穿（2）漏源极间的穿通击穿有些 MOS 管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID4.栅源击穿电压BVGS在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。5.低频跨导gm在 VDS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导gm反映了栅源电压对漏极电流的控制能力是表征 MOS 管放大能力的一个重要参数