《2022年逻辑门电路功能测试 .pdf》由会员分享，可在线阅读，更多相关《2022年逻辑门电路功能测试 .pdf（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验二集成逻辑门电路功能测试及其连接和驱动 实验目的 1、熟悉数字电路实验箱中各种装置，如逻辑开关、发光二极管信号灯、集成电路插座、专用迭插导线。2、测试与非门、或非门、非门、与或非门电路的逻辑功能。3、掌握集成逻辑门电路相互连接时应遵守的规则和实际连接方法。实验原理 1、集成逻辑门电路本实验中所用集成门电路有与非门(集成块型号为74LS00，内含 4 个二输入端与非门)、或非门(集成块型号为74LS02，内含 4 个二输入端或非门)、非门(集成块型号为74LS04，内含 6 个非门)、与或非门(集成块型号为74LS54，内含 1 个十输入端的与或非门)。ABYABYAYABCDY+(a)与非
2、门(b)或非门(c)非门(d)与或非门图 4-2-1 逻辑功能符号图2、门电路的逻辑函数式：与非门：Y=AB(二输入端)或非门：Y=A+B(二输入端)非门：Y=A与或非门：Y=AB+CD(四输入端)3、TTL 门电路输入输出电路性质当输入端为高电平时，输入电流是反向二极管的漏电流，电流极小。其方向是从外部流入输入端。当输入端处于低电平时，电流由电源VCC经内部电路流出输入端，电流较大，当与上一级电路衔接时，将决定上级电路应具的负载能力。高电平输出电压在负载不大时为3.5V左右。低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将升高，一般 LS 系列 TTL 电路允许灌入8mA
3、 电流，即可吸收后级20 个 LS 系列标准门的灌入电流。最大允许低电平输出电压为0.4V。4、CMOS 电路输入输出电路性质一般 CC 系列的输入阻抗可高达1010，输入电容在5pF 以下，输入高电平通常要求在 3.5V 以上，输入低电平通常为1.5V 以下。因CMOS 电路的输出结构具有对称性，故对高低电平具有相同的输出能力，负载能力较小，仅可驱动少量的CMOS 电路。当输出端负载很轻时，输出高电平将十分接近电源电压；输出低电平时将十分接近地电位。在高速 CMOS 电路 54/74HC 系列中的一个子系列54/74HCT，其输入电平与TTL 电路完全相同，因此在相互替代时，不需考虑电平的匹
4、配问题。5、集成逻辑电路的连接在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接起来。这时，前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负载能力这两个需要妥善解决的问题。名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 5 页 -通常可用下列几个表达式来说明连接时所要满足的条件：VOH(前级)ViH(后级)VOL(前级)ViL(后级)IOH(前级)nIiH(后级)IOL(前级)nIiL(后级)（注：n 为后级门的数目）(1)TTL 电路与 TTL 电路的连接TTL 集成逻辑电路的所有系列，由于电路结构形成相同，电平配合比较方便，不需要
5、外接元件可直接连接，不足之处是受低电平时负载能力限制的。(2)TTL 电路驱动 CMOS 电路TTL 电路驱动 CMOS 电路时，由于 CMOS 电路的输入阻抗高，故此驱动电流一般不会受到限制，但在电平配合问题上，低电平是可以的，高电平时有困难，因为TTL 电路在灌载时，输出高电平通常低于CMOS 电路对输入高电平的要求，因此为保证TTL 输出高电平时，后级的CMOS 电路能可靠工作，通常要外接一个提位电阻R，如图 4-2-2 所示，使输出高电平达到3.5V 以上，R 的取值为22.6K 较合适，这时TTL 后级的 CMOS 电路的数目实际上是没有什么限制的。图 4-2-2 TTL 电路驱动
6、CMOS 电路(3)CMOS 电路驱动TTL 电路CMOS 的输出电平能满足TTL 对输入电平的要求，而驱动电流将受限制，主要是低电平时的负载能力。除了74HC 系列外，其它的CMOS 电路驱动TTL 的能力都较低。既要使用此系列又要提高其驱动能力时，可采用以下两种方法：采用 CMOS 驱动器，如CC4049、CC4050 是专为给出较大驱动设计的CMOS 电路。几个同功能的CMOS 电路并联使用，即将其输入端并联，输出端并联(而 TTL 电路是不允许并联的)。(4)CMOS 电路与 CMOS 电路的连接CMOS 电路之间的连接十分方便，不需另外外接元件。对直流参数来讲，一个CMOS电路可带动
7、的CMOS 电路数量是不受限制的。但在实际使用时，应当考虑后级门输入电容对前级门的传输速度的影响，电容太大时，传输速度要下降，因此在高速使用时要从负载电容来考虑，例如CC4000T 系列。CMOS 电路在 10MHz 以上速度运用时应限制在20 个门以下。实验设备与器件 1、+5V 直流电源；2、逻辑电平开关；3、逻辑电平显示器；4、逻辑笔；名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 5 页 -5、直流数字电压表；6、直流毫安表；7、74LS002 74LS02 74LS04 74LS54 CC4001 74HC00；8、电阻：1004703K；9、电位器：47K 10K 4
8、.7K。实验内容与步骤 1、测试与非门逻辑功能选用型号为74LS00 的集成块，数据填入表4-2-1，分析其逻辑功能。表 4-2-1 输入端输出端A B LED 状态Y 0 0 0 1 1 0 1 1 2、测试或非门逻辑功能选用型号为74LS02 的集成块，数据填入表4-2-2，分析其逻辑功能。表 4-2-2 输入端输出端A B LED 状态Y 0 0 0 1 1 0 1 1 3、测试非门(反相器)功能选用型号为74LS04 的集成块，数据填入表4-2-3，分析其逻辑功能。表 4-2-3 输入端输出端A LED 状态Y 0 1 4、与或非门功能测试名师资料总结-精品资料欢迎下载-名师精心整理-
9、第 3 页，共 5 页 -选用型号为74LS54 的集成块，该集成块为四路2-3-3-3 输入与或非门，共 10 个输入端，在本实际中仅测试4 个输入端有效时的功能，另外6 个输入端接地(为什么不悬空?)。数据填入表4-2-4，分析其逻辑功能。表 4-2-4 输入端输出端3 4 5 9 10 11 1 2 12 13 LED 状态Y 0 1 0 1 0 0 1 1 1 0 0 1 1 0 0 0 1 0 1 1 0 0 0 1 0 0 0 0 1 0 5、TTL 电路驱动CMOS 电路用 74LS00 的一个门来驱动CC4001 的四个门，实验电路如图4-2-2，R 取 3K。测量连接 3K
10、与不连接 3K 电阻时 74LS00 的输出高低电平及CC4001 的逻辑功能，测试逻辑功能时，可用实验装置上的逻辑笔进行测试，逻辑笔的电源+VCC接+5V，其输入口1NPUT 通过一根导线接至所需的测试点。6、CMOS 电路驱动TTL 电路，电路如图4-2-3 所示，被驱动的电路用74LS00 的四个门并联。电路的输入端接逻辑开关输出插口，四个输出端分别接逻辑电平显示的输入插口。先用CC4001 的一个门来驱动，观测 CC4001 的输出电平和74LS00的逻辑功能。然后将 CC4001 的其余三个门，一个个并联到第一个门上(输入与输入、输出与输出并联)，分别观察CMOS 的输出电平及74LS00 的逻辑功能。最后用1/4 74HC00 代替 1/4 CC4001，测试其输出电平及系统的逻辑功能。图 4-2-3 CMOS 电路驱动TTL 电路 实验报告要求 1、整理实验中几种集成门电路的相关测试结果，分析其功能。2、总结 TTL 型电路与CMOS 型电路互连测试时的注意事项。预习内容 1、与非门、或非门、非门、与或非门的逻辑功能、逻辑符号。2、查阅附录部分关于TTL、CMOS 型电路互连的注意事项。名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 5 页 -名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 5 页 -