《哈尔滨工业大学数字电子技术基础课程设计报告2：基于Verilog HDL语言的状态机编程.docx》由会员分享，可在线阅读，更多相关《哈尔滨工业大学数字电子技术基础课程设计报告2：基于Verilog HDL语言的状态机编程.docx（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、哈尔滨工业大学数字电子技术基础课程设计报告2：基于Verilog HDL语言的状态机编程 H a r b i n I n s t i t u t e o f T e c h n o l o g y 数字电子技术基础大作业报告 课程名称：数字电子技术基础 设计题目：V erilog HDL 状态机编程 院系：航天学院控制科学与工程系班级：0904102班 姓名：某某某 学号：1090410200 指导教师：王淑娟 设计时间：2022年12月 哈尔滨工业大学 Verilog HDL状态机编程 1设计任务 利用Verilog HDL设计一个电路，对输入的一串二进制数，用于检测序列中连续3个或者3个以
2、上的1，状态转换如图所示。 图 1 2设计步骤 1.安装Quartus II软件并破解。 2.根据设计要求编写程序代码。 3.生成仿真电路图和波形如图。 3程序代码 module moore(clk,din,op); input clk,din; output op; reg1:0 current_state,next_state; reg op; parameter S0=2b00,S1=2b01,S2=2b10,S3=2b11; always(posedge clk) begin current_state=next_state; end always(current_state or d
3、in) begin case(current_state) S0:begin op=0; if(din=0) next_state=S0; else next_state=S1; end S1:begin op=0; if(din=0) next_state=S0; else next_state=S2; end S2:begin op=0; if(din=0) next_state=S0; else next_state=S3; end S3:begin op=1; if(din=0) next_state=S0; else next_state=S3; end default:begin op=0; next_state=S0; end endcase end endmodule 4仿真电路图和波形图如下图所示。