高速数字电路设计.pdf

《高速数字电路设计.pdf》由会员分享，可在线阅读，更多相关《高速数字电路设计.pdf（39页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、高速数字电路设计第一章互连设计的重要性在现代，光速是太慢了。平常，大量的人为数字设计要求把时间控制在皮秒（ps）范围内。lOOps的时间相当于光从人的鼻子到眼睛时间（lOOps内，光可以走 1.2英寸的距离）。和系统板的很多级别一样，速率级别不局限在芯片 的级别上，例如，计算机主板。这些导线在高频系统里，导线不再 是简单的导线，而是描述高频效应和行为的，称作传输线，它用于传 输电信号给相邻的器件或者从相邻器件接收电信号。如果没有很好地 处理这些传输线，他们能无意的毁灭系统的时序安排。数字设计被赋 予模拟电路的复杂性和更多。然而，它也不是总是这样。数字设计技 术是科学发展的一个显著例子。它是一个

2、继续往前发展的范例。确实,它是一个在科技公司销售部门的公共信条，就是“当市场调查告诉你 公众需要某种产品的时候，这个消息对你来说已经太迟了。”这个讯速的发展对技术改进产生障碍，这本书将帮你解决这些问 题。这个问题就是现代数字设计需要的知识，这些知识以前是不需要 的。因为这个，当前许多从事数字设计的设计师不具备现代高速设计 知识。这个事实导致的大量（信息）在工程圈里误传，令人感到惊讶。通常，高速设计的理论被传得有几分神秘。无论如何，这个问题因为 必需的知识难以获得，使问题没有发生转向。实际上，许多在电子工 程学科里类似的理论被人们用了几十年，例如，射频设计和微波设计。问题在于，大多数在一些需要项

3、目的参考书籍，被应用到数字设计里 是太抽象了，或者它们太接近实际，要有足够的理论去完全理解这些 科目。这本书针对数字设计领域，阐述理解和解决当前和将来的问题 需要的理论知识，适合在职工程师和在校学生参考。对一个成功的现 代高速设计，这本书提供了很有参考价值的内容。1.1基本原理众所周知，在数字设计的基本概念里，用工和0来描述信号，进 行信息的传输。具代表性的包括发送和接收连续的梯形电压信号，例 如图形L1表示的高电平是1,低电平是0。这种传输数字信号的导 体路径被称做互连。互连包括从一芯片发射一个信号到另一个芯片接 收信号整个电气路径。包括芯片封装、连接器、插座，也包含各种的 附加结构。一组互

4、连被看做一个总线。一个接收器区分高、低电平的 电压区域被称做临界区域。在这个区域里，接受器不是切换到高电平 就是切换到低电平。在芯片里，实际的开关电压随着温度，供电电压，硅化过程和其它的因素而变化。从系统设计师的观点，有高和低电压 阀值，如和接收芯片有关联的Vih和Vil,就是芯片在所有的环境下 都能保证接收到的高或低的电压值。因此，设计师必须保证这个系统 能够在所有的情形下，传送高电平，简要来说，下降到Vih下面，低 电压仍然有Vil,从而保证数据的完整性。为了使数字系统运行速度最大化，时序通过临界区域必需尽可能 快。在理想状态下，无限的快速边缘速率被利用，虽然有许多预防这种现象的实际问题。

5、事实，几百PS的边缘速率还是会碰到的。读者可以用傅立叶分析来校验高速的边缘速率，更高的频率可以 在信号的光谱里发现。在这里，可以说是难点。每一个导体有一个电 容、电感和由频率定值的阻抗。在足够高的频率下，这些问题没有一项是可以忽略的。因此，一根导线不再是一根简单的导线，在从 驱动器件到接收器件波形传输过程里，分布式无源器件会产生延迟和 短暂的阻抗导致波形变形失真，这时导体连结它周围的所有内容，它 是导体周围的电磁场的结合物。这些信号互连会干扰别的信号和被别 的信号干扰（串扰）。此外，在高频状态下，复杂的交互作用发生在 不同器件互连之间，如封装、连接器、过孔、弯曲处。所有的这些高 速度效果容易产

6、生奇怪的、扭曲的波形，的确给设计师一个高速逻辑 信号的一个完全不同的视野波形。每个在互连附近的构件的物理和电 气特性，在一个简单的任务里充当很重要的角色，就是在适当的时间 里通过Vih和Vil保证正确信号的传输。这些事物也决定将有多少能 量系统进入空间里发射，将会导致决定系统是否遵从政府的发射要求。我们将在后面的章节中看到怎样去解决这些问题。当一个导体必需考虑分散式的电感和电容时，这时导体被称做传 输线。通常，这是在考虑信号在最高频时的波长及电路的物理特性大 小的情形。在数字领域，因为边缘速率几乎决定最大的频率范围，如 图1.2给出的那样，电路的大小可看作是上升时间和下降时间的一个 关系。在一

7、个典型的电路板上，一个信号的传输速度大约是光速的一 半（正确的公式在后面的章节中给出）。因此500Ps的边缘速率在一 个电路走线上占据的长度大约3英寸。通常，任何电路长度至少是边 缘速率的1/10的长度，就被当作传输线来考虑。影响高速设计最困难的方面之一是有大量的可变因素影响数字 设计的结果。一些变数是可控制的，一些强大的设计师在随机的变化 里生存。在高速设计的困难之一是如何处理许多变数，不管它们是否 可以控制。经常由于忽略变数，或为变数设一个假定值使问题简单化，但事情结束后往往由于“问题根源”没有得到解决，导致无知的失败。当时序要进行约束的时候，过去简单化的设计在现代设计师里迅速减 少。这本

8、书将展现如何结合大量的变数，否则，使问题变得比较难 处理。没有一门解决大量变数的方法学，一个设计师基本是用推测手段,无论如何，许多的设计师经过自身来了解这个系统。处理所有变数的 最后一个步骤常常是最困难的一部分，这部分最容易被设计师忽略。一个设计师因为没有能力处理大量的变数，基本采取校对几个“点解 决”，希望这样能表现所有已知的情况。当有时如此的方法不可避免的时候，这可是一个危险的猜测游戏。当然，一定数量的推测在一个设计中总是存在的，但是系统设计者的 目标应该要将不确定因素减到最少。1.2过去和将来Gordon Moore,英特尔公司的共同创始人，预测计算机的性能每 18个月就翻倍。历史证实了

9、这个富有洞察力的预测。显然，计算机的性能每1.5 年就近似两倍，价格上也随着下降。衡量处理器性能的一个参数是其 内部的时钟频率。图1。3给出几种处理器内部时钟频率的发展历史。这是本书出版前的数据，即使在这个图表里最快的处理器很可能在大 家的印象中比较淡薄。重要的是计算机的速度指数级的增加。因为核 心频率增加，信息流入到处理器的数据总线需要更高的数据速率，如 图1.4,导致一个互连时间预算指数级的减少。减少时间预算意味 着当数字波形抵达接收器时，增加时序波形的不可靠性，彻底解决任 何现象始终变得重要。这是继续造成数字系统设计困难的两个不可避免的障碍的根源。简单地说，第一个障碍就是在一个数字设计里

10、可以计算的变数的绝对 数量正在增加。随着频率增加，新的影响，在慢速的情况下是可以忽 略的，启动变得更为重要。一般而言，一个设计的复杂性随着变数的 增加而成指数级增加。第二个障碍就是新的影响，一个在过去设计里 可以忽略的问题，必需模拟得十分精确。在自然界里，这些新的模型 必需是三维的，或者是超出数字设计学科领域的特殊模拟技术。自从 他们以比较慢的速率进展后，这些障碍对处理器周围的数字系统的影 响也许是更为深刻的。所有这些导致目前的情形是：有新问题需要解 决，能解决这些问题的工程师将定义未来。这本书将提供给读者实际 了解现代高速数字设计，用足够的理论超越这本书，解决作者还没有遇到的问题。续。第二章

11、理想传输线构造在高速数字系统中有必要将PCB和MCM上的走线做为传输线,因为互连模型不再是集总或者是简单的延迟线，与传输线相关的 timing问题成了整个timing margin的重要部分。为了可以控制和预估 传输线的电特性，一定要注意PCB结构。在这一章将介绍数字系统典 型的基本传输线构造和理想的传输线理论，同时也提供了一些知识为 理解以后的章节做准备。2.1 PCB（或者 MCM）传输线结构-TRANSMISSION LINE STRUCTURES ON APCBORMCM典型PCB或者MCM上的传输线结构包括埋入的或者附在介质或 者绝缘材料上的传导线，传导线有一个或者多个参考平面。典型

12、PCB 上的金属通常是铜，介质是FR4（玻璃纤维的一种）。数字设计中使 用的两种最普通类型的传输线是微带线和带状线。微带线一般走在 PCB的表层，仅有一个参考平面。有两种微带线，一种是埋入的，另 一种是没有埋入的。埋入的（有时也叫嵌入的）微带线是简单的传输 线，它嵌入到介质中，但是仅有一个参考平面。带状线走在内层，有 两个参考平面。如图2.1表示了 PCB上的不同元件之间的走线，有内 层的（带状线），也有外层的（微带线）。下面给出了叠层图示使读者 能看出地/电源与传输线的相对位置。在此书中，叠层图中经常会描 绘传输线，对于计算和观察各种各样的传输线参数是很有用的。例如图2.1所示的多层PCB可

13、以提供各种各样的带状线和微带线 结构。对于导体和介质层的控制可以获得预期的传输线的电特性。在 高速系统中，传输线电特性的控制是至关紧要的。在这一章中定义的 基本的电特性都被称为传输线参数。2.2 波形传导-WAVE PROPAGATION在高频时，当数字信号的edge rate(rise and fall times)bt PCB上的 电信号的传输时间小的话，那么这个信号将受传输线效应的影响。图2.2是传输线的一个通常的描 绘方法。上边的线是信号通路，下边的线是电流返回路径。Vi是最初 加到线上A节点的电压，Vs和Zs构成输出缓冲的戴维南等效表示，通常是作为源或者驱动。FIGURE 2.2 T

14、ypical method of portraying a digital signalpropagating on a transmission line2.3传输线参数传输线由两个或多个导带或导线组成，电信号沿导带或导线传播,常见的传输线有同轴电缆、平行双导线、微带线、带状线等。传输线 的基本参数是特性阻抗和传输延迟。2.3.1 特性阻抗传输线是一个分布参数网络，电压和电流在其上的振幅和相位都 可能发生变化。根据电磁场理论知道，传输线的导体上存在电阻，电 感，导体间存在着电容和漏电导。我们用R、L、C、G来表示传输线 单位长度的分布电阻、分布电感、分布电容和分布电导。我们把传输线分割成无数

15、个无限小的线元，则此线元可视为集总 参数电路，图1给出了线元dz的集总参数等效电路。沿线元dz的压 降dV可用下式表示(1-a)dV?(Rdz?j?Ldz)l通过电容C和电感G的电流dl为dl?(Gdz?j?Cdz)Vd2V(z)2?V?0 dz2(1-b)同时求解(1)式两个方程，给出V和l(z)的波动方程为(2-a)dz(2-b)图1线元dz的集总参数等效电路d2l(z)?21？0 2dz式中?j?r?j?L)(G?j?C)(3)为复传播常数，并且是频率的函数。可以找出方程(2)的行波解为V(z)?VO?e?z?VO?e?z?z(4-a)(4-b)?z?zl(z)?IOe?IOe公式中的e

16、?z项表示波向+z方向传播，e项表示波向一Z方向传播。由(l-a)和(4-a)得到线上的电流为1l(z)?(VO?e?z?VO?e?z)Z0式中，Z0为特性阻抗，其值为(5)ZO?r?j?LG?j?C(6)(4-b)同(6)比较得到Z0与传输线上电压、电流的关系为VO?VO?Z0?10710(7)由(7)可以看出，特性阻抗的定义为传输线上行波电压与电流 之比。在高频情况下，传输线的分布感抗要远远大于其分布电阻，分布 容抗远远大于其分布电导j?L?R,j?C?G因此，我们可以忽略R和G,得到特性阻抗的近似值Z0?L C(8)这时，电压和电流波的一般解可写为V(z)?V0?e?j?z?V0?ej?

17、z(9-a)V0?j?zV0?j?zl(z)?e?e Z0Z0(9-b)式中?LC以上介绍了特性阻抗的基本理论，下面就不同布线方式的特性阻 抗进行介绍：（1）表层微带线的特性阻抗图6表层微带线微带线是在接地层上由电介质隔开的印制电导线。印制导线的厚 度、宽度、印制导线与地层的距离以及电介质的介电常数决定了微带 线的特性阻抗。式中：Z0微带线的特性阻抗（。）W印制导线宽度（英寸）t印制导线厚度（英寸）h电介质厚度（英寸）Y印制电路板电介质的相对介电常数图7微带线的特性阻抗例（Y=5.5,t=35n m）（2）埋入微带线图8埋入微带线当覆盖在导线上的介质层厚度超过0.025mm时，特性阻抗的计 算

18、方法请参见标准IPC-D-317,如果当覆盖在导线上的介质层厚度小 于0.025mm时，其特性阻抗请参照标准IPC-2221的Table6-2O（3）层间带状线带状线是于两个接地层之间的印制导线。它的特性阻抗和印制导 线的宽度、厚度、电介质的介电常数以及两个接层的距离有关。图9带状线特性阻抗的计算方法：式中：Z0带状线的特性阻抗（Q）W印制导线宽度（英寸）T印制导线厚度（英寸）H 导线与地层之间的距离（英寸）Y印制电路板电介质的相对介电常数图10带状线和特性阻抗例（4）非对称带状线Y=5.5,t=35 Um）图11非对称带状线 特性阻抗的计算方法：式中：Z0非对称带状线的特性阻抗（。）W印制导

19、线宽度（英寸）T印制导线厚度（英寸）H 导线与地层之间的距离（英寸）y印制电路板电 介质的相对介电常数2.3.2 传输速率、时间一个传输线的微分线段（I）的等效电路已知如下V2ZPZ01?ZP?Z0ZS?ZPZ0ZP?Z0)vlZS(ZP?Z0)?ZPZ0 或?V2ZPZ0ll?l?ZS(?)ZPZ0v2?vl设单位长度常量 Y I二a|+j B Iv2=vl-rl=vl-al+vl-jpi这里vl-a|是从vl到v2的信号衰减;vl-j B I是从vl到v2的相位变化。vlln()?lne(?l?j?l)?l?j?l?rlv2 ll?lnl?Zs(?zpzO?rl?lnl?ZSl(G?jwc

20、)?l(G?jwc)ZS 令YP=l(G+jwc)当I极小时,YP极小,若频率极高，则R、G可以忽略 因此：P?lln(l?PZS)rlrl?lnjwll?Sj?ZSA2A3?ln(l?A)?A?,同时 PZS?123?rl?PZS?l(R?jwl)(G?jwc)V?W?1LC即信号在传输线中的传播速度 单元线长的传输延迟tpd?l?LCV可见，传输线上串联电感越大，并联电容越大，信号的传输速度 越低，对于低频电路，电信号的传输延迟可以不予考虑。但在高频传输 线中，由于电介质的损耗,造成传输延迟,从而影响传输信号的波形。传输延迟主要取决于印制电路板的介电常数 Yo微带线的传输延迟时间，可用下式

21、近似计算：微带线的传输延迟为：tpd?1.475?r?0.67 ns/ft可见，传输延迟仅取决于介电常数，而与线宽或间隔无关。对 FR-4板(?r?4.5),信号传输速度约为15cm/ns。带状线就是一条置于两层导电平面之间的电介质中间的铜带。如 果线的厚度和宽度，介质的介电常数，以及两层接地平面的距离都是 可控的，则线的特性阻抗也是可控的，且精度在10%之内。理论上,带状线的特性阻抗为：带状线的传输延迟为tpd?1.017r ns/ft对FR-4板(？r?4.5),信号传输速度约为12cm/ns。同样，传输延 迟与线宽或间距无关。2.3.3 用于SPICE仿真的等效线路模型传输线的等效电路模

22、型传输线的等效电路由电感L电阻R电容C和传导力G组成,所有这些值都是单位长度的，阻抗计算公式为：Z0=jwL'?R'jwC'?G'实际中这个等式很难处理，原因为：首先，阻抗值是一个需花时 间计算的一个复杂的值，其次，阻抗与频率有关，在数字电路中，必 须认为许多频率是同时发生的。Loss-free 传输线：在数字电路中低频通常不会被重视。在超过lOKHz的高频电路中,感应阻抗ML与导线阻抗R相比非常大，导纳jwU比相应的传导 力G相比大许多，公式中R和G可以被忽略。传输线的等效电路可缩减为L'传输阻抗公式可缩减为Z0=C',阻抗这时变成一个像阻值一

23、 样的实值，Z0这时可以与频率无关，1传输电路的重要参数传输时间，这时变成：tp二n=L'?C'Cu-off 频率 fO=2?L'?C'当 L,C-0,f0=oo在典型传输线（同轴电缆、双绞线）传输时间变成：tp=5ns/m,传 输速度v=2X105km/s（大约为光速的60%）.2.4 传输线反射-LAUNCHING INITIAL WAVE AND TRANSMISSIONLINE REFLECTIONS驱动电路和传输线的特性对信号完整性影响很大。虽然很多参数都会影响接收的信号完整性，但在这一部分仅叙述最基础的情况。2.4.1 初始波形-Initial Wa

24、ve当驱动器加信号到传输线上，信号的幅度依赖于电压、缓冲器的 源电阻和传输线的阻抗。驱动器上的初始电压通过源电阻和线阻抗的 分压来控制。图2.8描绘了加在长的传输线上的初始波形。初始的电 压Vi传送到传输线上直到到达末端。Vi的幅度通过源和线阻抗的分 压来决定：Vi?VsZO(2.8)ZO?ZsFIGURE 2.8 Launching a wave onto a long transmission line如果传输线的末端端接一个阻抗，而且这个阻抗与线的阻抗精确 的匹配，那么幅度为Vi的信号将被端接到地，电压Vi将仍保持在线 上直到信号源转换。在这种情况下Vi是de稳态值。否则，如果传输 线的

25、末端的阻抗不是线的特征阻抗，信号的一部分端接到地，信号的 其余部分将被反射到传输线回到源。反射回的信号的量通过反射系数 决定，反射系数由确定的点(junction)的反射电压和输入电压的比 决定。这个点定义为传输线上阻抗不连续。阻抗不连续可以是不同特 征阻抗的传输线的一部分，也可以是端接电阻或者是到芯片缓冲器上 的输入阻抗。反射系数的计算：?VreflectedVincident?zt?zo(2.9)zt?zozo-线阻抗zt-不连续的阻抗等式假设信号在特征阻抗为Z0的传输线上传送遇到了不连续的 阻抗Zt。注意如果Z0二Zt,反射系数为0,意味着没有反射。zo=zt这 种情况就称为匹配的端接。

26、如图2.9当输入波形遇到端接Zt,信号的一部分Vi P被反射回源 并且加在输入上整个幅度为Vi P+Vio反射的部分可能从源产生另一 个反射丁反射和逆反射一直持续直到传输线稳定。Vi?VsZ0ZO?Zs?Zt?ZOZt?zoFIGURE 2.9 Incident signal being reflected from an unmatched load图2.10描绘了反射系数的特殊情况。当线的端接精确等于它的 特征阻抗，没有不连续。信号端接到地没有反射。对于开路和短路负 载反射是100%,不过分别一个正一个负。a?ZO?ZO=0Z0?Z0b?o?zo=-io?zoc?zo=1?zoFIGURE

27、 2.10 Reflection coefficient for special cases(a)terminated in Z0;(b)short circuit;(c)open circuit2.4.2 多重反射-Multiple Reflections如上所述，当一个信号在传输线末端的阻抗不连续端被反射，信 号的一部分将会反射回源。当反射信号到达源时，如果源阻抗不等于 传输线阻抗另一个反射也将产生。因此，如果传输线的两端都不连续 的话，信号将会在驱动和接收之间来回反射、在de情况信号反射最 终会达到稳态。例如，如图2.11是个举例对于几个TD的时间间隔(TD是传输 线从源到负载的时间延迟

28、)。当源转换为Vs,线上的电压Vi,由 Vi二VsZO/（ZO+Rs）分压决定。当T=TD,负载Rt上的电压为Vi,这时幅 度为PBVi的反射产生了，并且加到了 Vi上，那么负载Rt上的电压 就成为Vi+pBVi（PB是看向负载的反射系数）。波形的反射部分P BVi又返回源，在t=2TD,在源产生PAP BVi（PA是看向源的反射系 数）。这时源上的电压就为Vi+pBVi+pApBVi,反射和逆反射一直 持续到线电压接近稳态de值。由此读者可以看到，如果传输线不匹 配的话，反射可能会持续比较长的时间，并且可能会有严重的时序冲 突。很明显手工计算多个反射相当单调乏味。比较简单的方法是用点 阵图（

29、Lattice Diagram）来预估反射的影响。Lattice Diagram and Over-and Underdriven Transmission Lines.1点 阵图（有时也叫反弹图bounce diagram）这个技术可以用来计算带有 线性负载的传输线多反射。图2.12显示了一个点阵图举例。左右两 条竖线代表传输线终端的源和负载，竖线之间的斜线代表信号在源和 负载之间的来回反射。图上由上到下代表逐渐增加的时间，注意时间 的增量等于传输线的延迟，也要注意图的上部竖线上作了反射系数的 标记。这些反射系数代表传输线和负载之间的反射（从线上看向负载）和看向源的反射系数。小写字母表示线上

30、的反射信号幅度，大写字母 表示源端的电压，大写字母加一撇表示负载端电压。例如，参考图2.12,在2Nps期间线的近端保持为A,N是传输线的时间延迟。电压A就是初始电压Vinitial,直到从负载到源的反射到来之前都保持 常数。电压A即电压a加上电压b。电压B即电压a加上从负载反 射回的b再加上源反射的C,等等。如果线是开路的话，线上的反射 最终达到源的稳态电压Vs。不管怎样，如果线端接一个电阻Rt,稳 态电压按照下面的公式计算VsRt(2.10)Rt?Rs彳列 2.2:Multiple Reflections for an Underdriven Transmission Line.如上所述，

31、驱动器发送一个信号到传输线上，传输线上的最初电压由 驱动端阻抗Zs和线阻抗Z0的分压决定。如图2.13,这个值为0.8V。初始信号0.8V经过线到达负载。在特殊情况下，负载是开路，因此 反射系数是1。随后，整个信号反射回源，加到信号0.8V上。所以当 时间为TD,比如250ps,负载上的信号为0.8V+0.8V,即1.6V。0.8V 的反射信号将传输向源。当信号到达源，信号的一部分又被反射回负 载。反射信号的幅度是由线阻抗Z0和源阻抗Zs之间的反射系数决定 的。在这个例子中反射回负载的值是(0.8VM0.2),也就是0.16V。反射 信号被加到已经在线上的信号上，整个幅度为1.76V,反射部分

32、0.16V 又传向负载。这个过程是重复的直到电压达到稳态值2V。点阵图的响应显示在图2.13的右下角。与图2.14响应的计算机 仿真比较，注意即使无负载输出的电压源是方波，在接收的反射波形 仍然是台阶式的。当源阻抗Zs大于线阻抗Z0时，就是这个结果，这 个就是欠驱动传输线。例 2.3：Multiple Reflections for an Overdriven Transmission Line.当 线阻抗大于源阻抗，看向源的反射系数是负的，将会产生振铃效应。也叫做过驱动传输线。过驱动传输线的点阵图见图2.15。图2.16是 spice仿真的图2.15系统描述的响应。下面考虑图2.17描述的传

33、输线结构，此结构包括两段传输线串 联级联。第一段长度为X,特征阻抗为Zol,第二段长度也是X,特 征阻抗为Zo2。最后，端接了一个电阻Rt。当信号到了 Zol/Zo2的连 接处，信号的一部分被反射，由反射系数决定，一部分信号被传送,由传输系数决定：T=l+p(2.11)图2.17也描述了点阵图如何计算有多个特征阻抗的传输系统中 多个反射的情况。注意这个例子中传输线是等长的，简化了问题，因 为每个部分的反射是同相的。如图2.17反射e直接加到反射f上，当 传输线不等长，两部分的反射就不同相，就将这个图极大的复杂化 了。一旦系统复杂度提高超出图2.17的描述范围，最好使用仿真器，例如SPICE来分

34、析系统。Bergeron Diagrams and Reflections from Nonlinear Loads.Bergeron 图是另一个解决传输线上多个反射的技术。Bergeron图是代替点阵图 来分析带有非线性负载和源的系统的。比如当传输线的端接是箝位二 极管来阻止过度的信号过冲或者由于静电放电导致的破坏时，有必要 使用Bergeron图。再比如，输出缓冲很少会表现完美的线性I-V特性，如果知道缓冲的I-V特性，Bergeron图就会给出相当精确的反射的表Zj 0参考图2.18。建立一个Bergeron图，画出负载和源的I-V的特征 曲线。源的I-V曲线的斜率为-1/Rs,因为电流

35、是流出节点，X截距为 VSo以传输线的初始条件（例如V=0,1=0）作为起点，建立一条斜率 为1/Z0的直线，这条线与I-V曲线的交叉点给出了在Time=0时线上 源的电压和电流。你可能会认为这是负载图。从与源线上的交叉点画 一条斜率为一1/Z0的线并且延伸这条线到负载线上，与负载线的交叉 点可以确定在T=TD时负载上的电压和电流，TD就是线的传输延迟。交换用斜率1/Z0和一1/Z0重复这个步骤直到传输线向量到达负载和 源的交叉点。传输线向量、负载和源的I-V曲线给出了在稳态的电压 和电流值。如图2.19举例计算一个类似的系统的响应VS=3VJD=500pszZ0=50 Q,RS=25 Q，二

36、极管的电压电流如等式所示。2.4.3 上升时间对反射的影响 Effect of Rise Time on Reflections 当上升时间小于两倍的传输线延迟TD时，上升时间开始对波形的形状有严重的影响。如图2.20和2.21显示了 edge rate对于欠驱动和过驱动传输线的影响。注意 到当上升时间超出线延迟的两倍时对波形的影响很大。当edge rate 超出两倍的线延迟时，来自源的反射在从一个状态到另一个状态转换 完成之前到达（例如高到低或者低到高的转换）。2.4.4 电抗性负载的反射 Reflections from Reactive Loads在实际系统中很少有负载是纯阻抗的这种情况

37、。例如输入到CMOS门趋向是容性的。止匕外，芯片封装的帮定线和管脚结构一般是 感性的。有必要理解系统中的这些电抗性元素如何影响反射。在这部 分介绍电容和电感的影响。这些是以后章节的基础，以后将会对电容 和电感的寄生对反射的影响做详细的探讨。容性负载的反射一Reflections from a Capacitive Load.当传输线用 电抗性的元件例如电容端接时，在驱动端和负载的波形与典型传输线 的响应是有相当大的区别的。本质上，电容是与时间有关的负载，在 信号最初到达电容时像是短路的情况，在电容充满电时类似开路。考 虑一下在Time二TD和Time二tl的反射系数。在Time二TD时，信号已

38、经 经过传输线到达电容负载，电容还没有充电，看起来象短路。在这一 章之前曾经提过，短路时的反射系数是一1,意即V幅度的最初波形 将被反射，反射幅度为一V,最初的电压为0V。电容开始充电与n有 关，n是RC电路的时间常数,C是端接电容,R是传输线的特征阻抗。电容一旦充满电，反射系数为1,因为电容类似开路。电容上的电压 在t=TD开始用下式计算：Vcapacitor=2Vi(l-e?(t?TD)/?)t>TD(2.12)n=czo(2.13)图2.22显示了有容性负载端接的传输线的响应。负载电容是10pF,线长是3.5英寸(TD=500ps),驱动和传输线负载都是50 Q。注意在 节点A的源

39、端波形，在工ns时下降向0,也就是两倍TD,这是来自负 载的反射到达源。电压趋向于0是因为最初的反射系数是一1,所以 反射回源的电压为Vi+(-Vi),Vi是最初加到传输线上的电压，电容然后充电到稳态值2Vo如果线的端接为并联的电阻和电容，如图2.23所描述的，电容 上的电压为：Vcapacitor=2Vi 时间常数与CL、RL和Z0有关:0=RL(l?e?(t?TD)/?l),t>TD(2.14)RL?ZO CLZORL(2.15)RL?ZO L 2.52 V(B)Volts 1.510.50 V(A)2.0 4.0 1.03.05.06.07.08.0Time,nsFIGURE 2.

40、22 Transmission line terminated in a capacitive load9.0LFIGURE 2.23 Transmission line termination in a parallel capacitive and resistive load感性负载的反射一Reflection from an Inductive Load.如图 2.24,当在传输线电子路径中串联一个电感时，它的动作是与时间有关的负 载。最初，在time=0,电感类似于开路。当一个电压阶跃最初加到电 感上，几乎没有电流通过电感。这时反射系数为lo电感的值决定反 射系数保持1的时间。如果电

41、感足够大，信号幅度将会加倍。最终,电感会释放能量并且与LC电路的时间常数n有关，n为L/ZO。如图 2.25显示的是图2.24描述的四个不同值的串联电感的反射。注意反 射幅度和延迟时间随着电感值的增加而增加。0.2V,35PsOOFIGURE 2.24 Series inductor2.52Volts1.510.500.51.01.52.02.5Time,nsFIGURE 2.25 Reflection as seen as at node A of Figure 2.24for different inductor values2.4.5消除反射的端接方案在随后的章节将会解释反射对数字系统的

42、性能有严重的负面影 响。为了最小化反射的负面影响，一定要有解决办法去控制它们。本 质上，有三个方法可以减轻反射的负面影响。第一个方法是降低系统 频率以便在另一个信号加到传输线上之前传输线的反射达到稳态，这 个对于高速系统通常是不可能的，因为它需要降低操作频率，成为低 速系统。第二个方法缩短PCB走线以便反射在短时间达到稳态，这也 是不实际的因为通常这样做会增加PCB板层，成本提高很多。此外缩 短走线在某种情况下在物理上也是不可能的。前两个方法总是有限制,在总线频率达到一定高时反射在一个周期内不能达到稳态。第三个方 法就是在传输线的两端用等于线的特征阻抗的阻抗端接传输线以排 除反射。当传输线的源

43、端设计成与传输线的特征阻抗匹配时，这个总线是 源端接。如果总线是源端接那么在线的远端(例如开路)阻抗不连续引起的反射被排除，当反射到 达源时，反射系数为0。如果端接电阻放在线的远端，总线是并联或 者负载端接的。多个反射将在负载端被排除因为在负载端的反射系数 是0。有几个不同的途径来实现这些端接方法。每个技术都有有利和 不利的方面。在下面的部分将概述一下这几个技术。On-Die Source Termination.On-Die源端接要求输出缓冲的I-V曲 线线性非常好覆盖操作范围，产生这个I-V曲线的阻抗而要与传输线 的阻抗很接近。在理想情况下，这是最优的解决方案因为它不需要任 何额外的元件而

44、增加费用和占用板的面积。不管怎样，因为有很多变 量动态地影响缓冲器地输出阻抗，很难在缓冲器和线阻抗之间获得好 的匹配。影响缓冲器阻抗的因素有硅制造工艺变量、电压、温度、功 率传导因数和同时转换噪声。这些变量使得保证缓冲器阻抗与线阻抗 匹配很困难。如图2.26描绘了源端接方法。Steady state voltage=VsSource(buffer)impedancematched to line impedanceFIGURE 2.26 On-die source terminationSeries Source Termiantion.串联源端接要求电阻与输出缓冲串联。如图2.27描绘了串联

45、源端接的方法。这种端接要求缓冲器阻抗与端 接阻抗的和等于线的特征阻抗。这个比较容易获得可以通过设计输出 缓冲的I-V曲线来产生很低的阻抗，使得看向源的阻抗大部分都在电 阻上。因为精密的电阻可以挑选，造成源端接困难的硅片工艺和环境 变量导致的on-die阻抗变化的影响可以最小化。阻抗的变化应该是很小的因为电阻 将是组成阻抗的大部分而不是输出缓冲器。这个技术的不利之处是电 阻增加了费用，占用了板面积。Steady state voltage=VsSource impedance+Rmatched to line impedanceFIGURE 2.27 Series source terminat

46、ionLoad Termination with a Resistive Load.有阻尼负载的负载或者并 联端接可以消除与缓冲负载相关的未知变化，因为可以使用精密电阻。反射在负载端排除并且使用低阻抗的输出缓冲。不利之处在于大部分 DC电流将分流到地，加剧功率传导和热问题。稳态电压也是通过源 电阻和负载电阻的电压分压来决定，需要强缓冲。功率传导在现代计 算机中也是一个比较难解决的问题。例如便携式电脑需要高效的功率 输出系统，因为它要求电池能尽量延长使用周期。功耗增加，费用也 跟着增加，因为要用更加精密的冷却设备来驱散热量。如图2.28描 绘了这种端接方案。RSteady state volta

47、ge=Vs-Zs+RAC Load Termination.AC负载端接在传输线的负载端使用串联的 电容和电阻来消除反射。电阻R等于传输线的特征阻抗，电容CL要 挑选以便负载端的RC时间常数大约等于一到两个上升时间。对于精 确的设计建议用仿真来挑选最优的电容值。这个端接方案的前提是电 容最初表现类似短路并且在上升沿和下降沿期间用电阻R端接传输 线，电阻R等于传输线的特征阻抗。然后电容充电到源的稳态电压 VSo这个技术的好处在于反射在负载端消除没有功率损耗。不利之处 在于电容负载会减慢负载的上升和下降沿，增加信号的延迟。并且额 外的电容和电阻也会占用板面积，增加费用。如图2.29描绘了这个 端接

48、方案。Steady state voltage=VsFIGURE 2.28 Load terminationLoad impedance matched to line impedanceFIGURE 2.29 Ac load termination共同的端接问题。在总线设计中遇到的一个共同的障碍就是走线 的特征阻抗由于PCB制造差异变化很大。PCB的差异影响所有的端接 方法；但是对源端接的影响更大些。比如低成本的PCB通常有15%变化，意即如果工程师指定PCB走线为65 Q阻抗，供应商可以保证 阻抗在 55.25 Q(65 Q15%)和 74.75 Q(65 Q+15%)之间。串扰 造成阻抗

49、额外的变化。串扰导致变化的影响与走线间隙、介电常数和 叠层有关。串扰将在第三章详细讨论。对于短线，如果最小的数字脉冲宽度与传输线的延迟TD比较是 长的话，就用源端接因为它可以消除驱动电流到地的分流。对于长线,数字脉冲的宽度小于传输线的时间延迟TD,负载端接是最优的。后 面的这种情况，会有多个信号在传输线上（叫做pipeline模式）。因 为从负载来的反射会反射回源干扰信号传输到信号线上，反射一定要 在负载端排除。2.5附加例2.5.1 设计背景某项目系统时钟驱动采用3.3V锁相环时钟驱动芯片A,该芯片可 以同时提供16路低偏移，低抖动的时钟输出，时钟接收芯片为B,系统 工作方式为单点对单点，工

50、作时钟77MHz，时钟板在背板7、8号槽位，功能单板分布在背板其他槽位，每槽位间距25.4mm,和时钟板相隔最 远的槽位有203.2mm,最近的为25.4mm。根据时序分析，系统要求所 有时钟传输延迟误差小于2nSo2.5.2 设计目的确定系统时钟的特性组抗、最佳端接方式、传输延迟的计算以及 时钟单板叠层方式的确定。（因23节提到的特性阻抗及传输延迟理论计算公式都已集成到 CADENCE软件中，本设计采用CADENCE公司的仿真软件SPECCTRAQUEST对设计进行辅助分 析。）2.5.3 确定特性阻抗按布线最坏的情况考虑，每块单板上时钟走线定为2000MIL,背 板上走线按9000MIL,