《2023年本科生计算机组成原理题库期末试卷及答案.pdf》由会员分享，可在线阅读，更多相关《2023年本科生计算机组成原理题库期末试卷及答案.pdf（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、本科生期末试卷九选择题（每小题I 分，共 1 0 分）1 .八位微型计算机中乘除法大多数用 实现。A 软件 B 硬件 C 固件 D 专用片子2.在机器数 中,零的表达是唯一的。A原码 B 补码 C 移码 D反码3 .某 SRAM 芯片，其容量为51 2 X8位，除电源和接地端外，该芯片引出线的最小数目应是 oA 23 B 25 C 50 D 1 94 .某机字长3 2位，存储容量6 4 M B,若按字编址，它 的 寻 址 范 围 是。A 8 M B 1 6 MB C 1 6 M B D 8 MB5.采用虚拟存贮器的重要目的是 oA 提高主存贮器的存取速度；B扩大主存贮器的存贮空间，并能进行自动
2、管理和调度；C提高外存贮器的存取速度；D 扩大外存贮器的存贮空间：6 .算 术 右 移 指 令 执 行 的 操 作 是。A 符号位填0,并顺次右移1 位，最低位移至进位标志位；B符号位不变，并顺次右移1 位，最低位移至进位标志位；C 进位标志位移至符号位，顺次右移1 位，最低位移至进位标志位；D 符号位填1,并顺次右移1 位，最低位移至进位标志位；7 .微程序控制器中，机器指令与微指令的关系是 oA每一条机器指令由一条微指令来执行；B每一条机器指令由一段用微指令编成的微程序来解释执行：C 一段机器指令组成的程序可由一条微指令来执行；D 一条微指令由若干条机器指令组成：8.同步传输之所以比异步传
3、输具有较高的传输频率是由于同步传输。A不需要应答信号；B 总线长度较短；C用一个公共时钟信号进行同步；D各部件存取时间较为接近；9.美国视频电子标准协会定义了一个V G A 扩展集，将显示方式标准化，这称为著名的一 显 示 模 式。A AVGA B SVGA C VESA EGA10.CPU响应中断时，进 入“中断周期”，采用硬件方法保护并更新程序计数器P C 内容，而不是由软件完毕，重要是为了。A能进入中断解决程序，并能对的返回源程序；B节省主存空间；C提高解决机速度；D 易于编制中断解决程序；二.填空题（每小题3分，共15分）1.多媒体CPU是带有A.技术的解决器。它是一种B.技术，特别适
4、合于C.解决。2.总线定期是总线系统的核心问题之一。为了同步主方、从方的操作，必须制订A._O通常采用B.定期和C.定期两种方式。3.通道与CPU分时使用A.，实现了 B.内部数据解决和C.并行工作。4.2 023年超级计算机最高运算速度达成A.次。我国的B.号计算机的运算速度 达 成 3840亿次，使我国成为C.之后，第三个拥有高速计算机的国家。5.一个定点数由A.和 B.两部分组成。根据小数点位置不同，定点数有纯小数和c.两种表达方法。三.（9 分）已知：x=0.1 0 1 1 ,y=-0.0 1 0 1,求：xfr,E -x朴，-x -,y2 4 2补，1 yn rL y H x+y =
5、?,x-y=?4四.（1（）分）用 1 6 K X 1 位的DRAM芯片构成6 4 K X 8位的存储器。规定：（1）画出该芯片组成的存储器逻辑框图。（2）设存储器读/写周期均为0.5 us,CPU在 1 u s 内至少要访存一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少？对所有存储单元刷新一遍,所需实际刷新时间是多少？五.（9 分）指令格式如下所示,0 P 为操作码字段，试分析指令格式的特点。1 5 1 0 7 4 3 0O P源寄存器基值寄存器六.（9 分）CPU结构如图B 9.1 所示，其中有一个累加寄存器A C,一个状态条件寄存器,各部分之间的连线表达数据通路，箭头表
6、达信息传送方向。（1）标明图中四个寄存器的名称。（2）简述指令从主存取到控制器的数据通路。（3）简述数据在运算器和主存之间进行存/取访问的数据通路。图 B9.1七.（9分）试推导磁盘存贮器读写一块信息所需总时间的公式。A.（9分）如图B 9.2所示的系统中断机构是采用单级优先中断结构，设备A连接于最高优先级，设备B次之，设备C又次之。规定C P U 在执行完当前指令时转而对中断请求进行服务，现假设:TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的服务程序所需的执行时间,T s、T K为保存现场和恢复现场合需时间。试问:在此环境下，此系统在什么情况下达成中断饱和？即在保
7、证请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令指令执行完毕。图 B 9.2九.（1 0分）十.（1 0 分）+本科生期末试卷九答案一.选择题1 .A 2.B 3.D 4.C 5.B6.B 7.B 8.B、D 9.B 1 0.A二.填空题1.A.MMX B.多媒体扩展结构 C.图象数据2 .A.定期协议 B.同步 C.异步3.A.内存 B.C P U C.I/04.A.1 0 000亿B.神威 C.美国、日本5.A.符号位 B.数 值 域C.纯整数三.解：卜 补=0.1 0 1 1 ,y 补=
8、1 .1 0 1 1 补=0.0 1 0 1 1 ,；丫 补=1.1 1 0 1 1 x 补=0.0 0 1 0 1 1 ,y 补=1.1 1 1 0 1 144x 补 =1.0 1 0 1-y 补=0.0 1 0 1 x 补=0 0.1 0 1 1+-y 补=0 0.0 1 0 10 0.0 1 1 0符号位相异x -y 溢出 x 补=0 0.1 0 1 1+y 补=1 1.1 0 1 10 L 0 0 0-0 x+y=0.0 1 1 0四.解：(1)根据题意，存储器总量为6 4 K B,故地址线总需1 6 位。现使用1 6 K x i 位的动态 R A M 芯片，共 需 3 2片。芯片自身
9、地址线占1 4位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑框图如图B 9.3,其中使用一片2 ：4译码器。(2)根据已知条件，C P U 在 1 u s内至少需要访存一次，所以整个存储器的平均读/写周期与单个存储器片的读/写周期相差不多,应采用异步刷新比较合理。对动态M 0 S 存储器来讲,两次刷新的最大时间间隔是2 NSR A M 芯片读/写周期为0.5y s ,假设1 6 K XI位的R A M 芯片由1 2 8 X 1 2 8矩阵存储元构成，刷新时只对1 2 8 行进行异步方式刷新，则刷新间隔为2 m /1 2 8=1 5.6 u s ,可取刷新信号周期1 5 u
10、 s。CSo CS1 CS2 CS3J f t T2:4译码器Al 4A15图 B 9.3五 .解：(1)双字长二地址指令，用于访问存储器。(2)操作码字段0P为 6位，可以指定2 6 =6 4种操作。(3)一个操作数在源寄存器(共1 6 个)，另一个操作数在存储器中(由基值寄存器和位移量决定)，所以是RS型指令。六 .解：(1)a 为数据缓冲寄存器DR ,b为指令寄存器I R,c 为主存地址寄存器，d为程序计数器 P C。(2)主 存 M 缓 冲 寄 存 器 DR -指 令 寄 存 器 I R -操作控制器。(3)存 储 器 读：M -DR -A L U f AC存 储 器 写:A C -D
11、R -M七.解：设读写一块信息所需总时间为T,平均找届时间为T s，平均等待时间为TL，读写一块信息的传输时间为T m,则：T=TS+TL+T m o假设磁盘以每秒r 的转速率旋转，每条磁道容量为N个字，则数据传输率=r N 个字/秒。又假设每块的字数为n,因而一旦读写头定位在该块始端，就能在T m(n/r N)秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=(l/2 r)秒，由此可得：T=TS+1 /2 r+n/rN 秒八.解：假设主存工作周期为TM,执行一条指令的时间也设为TM。则中断解决过程和各时间段如图B 9.4所示。当三个设备同时发出中断请求时，依次解决设备A、B、C的时间如下：t A =2 T M +3 TDC+TS+TA+TRt s =2 TM+2 TDC+T s +TB+TRt c =2 T M+TDC+TS+TC+TR达成中断饱和的时间为：T=tA+tB+tc中断极限频率为：f=1/T图 B 9.4九.十.