《第五章 存储器.ppt》由会员分享，可在线阅读，更多相关《第五章 存储器.ppt（31页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第五章第五章 存储器存储器主要内容有：主要内容有：1.存储器分类（存储器分类（了解了解）2.随机存取存储器随机存取存储器RAM（了解了解）3.只读存储器（只读存储器（了解了解）4.CPU与存储器的连接与存储器的连接（重点重点）5.存储器空间的分配和使用（存储器空间的分配和使用（了解了解）第五章第五章 存储器存储器 5-1 存储器分类存储器分类一、按用途分类一、按用途分类 按存储器用途分类，可以分成内部存储按存储器用途分类，可以分成内部存储器和外部存储器。器和外部存储器。1.内部存储器内部存储器内部存储器也称为内部存储器也称为内存内存，是主存储器，用来，是主存储器，用来存放当前正在使用的或经常使
2、用的程序和数存放当前正在使用的或经常使用的程序和数据，据，CPU可以直接对它进行访问。内存的存可以直接对它进行访问。内存的存取速度较快，一般是用半导体存储器件构成。取速度较快，一般是用半导体存储器件构成。内存的容量大小受到地址总线位数的限制，内存的容量大小受到地址总线位数的限制，对对8086系统，系统，20根地址总线，可以寻址内存根地址总线，可以寻址内存空间为空间为1M字节。若是字节。若是80386系统，地址总线系统，地址总线为为32根，可以寻址根，可以寻址4000M字节。字节。2.外部存储器外部存储器 外部存储器也叫外部存储器也叫外存外存，是辅助存储器。，是辅助存储器。外存的特点是大容量，所
3、存储的信息既可以外存的特点是大容量，所存储的信息既可以修改，也可以保存，存取速度较慢，要有专修改，也可以保存，存取速度较慢，要有专门的设备来管理。门的设备来管理。计算机工作时，一般由内存计算机工作时，一般由内存ROM中的引中的引导程序启动系统，再从外存中读取系统程序导程序启动系统，再从外存中读取系统程序和应用程序，送到内存的和应用程序，送到内存的RAM中，程序运行中，程序运行的中间结果放在的中间结果放在RAM中，（内存不够时放在中，（内存不够时放在外存中），程序结束时将最后结果存入外部外存中），程序结束时将最后结果存入外部存储器。存储器。二、按存储器性质分类二、按存储器性质分类 内存按存储器性
4、质分类通常分为随机存内存按存储器性质分类通常分为随机存取存储器（取存储器（RAM）和只读存储器（和只读存储器（ROM）。）。1.RAM随机存取存储器（随机存取存储器（Random Access Memory）CPU能根据能根据RAM的地址将数据随机地写的地址将数据随机地写入或读出。电源切断后，所存数据全部丢失。入或读出。电源切断后，所存数据全部丢失。通常我们所说的计算机内存容量有多少字节，通常我们所说的计算机内存容量有多少字节，均是指均是指RAM存储器的容量。按照集成电路内存储器的容量。按照集成电路内部结构的不同，部结构的不同，RAM又分为两种：又分为两种：（1）SRAM静态静态RAM（Sta
5、tic RAM）静态静态RAM速度非常快，只要电源存在内速度非常快，只要电源存在内容就不会自动消失。但它的基本存储电路为容就不会自动消失。但它的基本存储电路为6个个MOS管组成管组成1位，因此集成度相对来说较位，因此集成度相对来说较低，功耗也较大。一般，高速缓冲存储器低，功耗也较大。一般，高速缓冲存储器Cache用它组成。用它组成。（2）DRAM动态动态RAM（Dynamic RAM）DRAM的内容在的内容在10-3或或10-6秒之后自动消秒之后自动消失，因此必须周期性的在内容消失之前进行失，因此必须周期性的在内容消失之前进行刷新刷新。由于它的基本存储电路由一个晶体管。由于它的基本存储电路由一
6、个晶体管及一个电容组成，因此它的集成度高，成本及一个电容组成，因此它的集成度高，成本较低，另外功耗也小，但它需要一个额外的较低，另外功耗也小，但它需要一个额外的刷新电路。刷新电路。DRAM运行速度较慢，运行速度较慢，SRAM比比DRAM要快要快25倍，一般，倍，一般，PC机的标准存储机的标准存储器都采用器都采用DRAM。刷新刷新放大器放大器 列选列选择信号择信号数据输入输出数据输入输出行行选择信号选择信号QC单管动态单管动态RAM基本存储单元基本存储单元 2.ROM只读存储器（只读存储器（Read Only Memory）ROM存储器是将程序和数据固化在芯片存储器是将程序和数据固化在芯片中，数
7、据只能读出，不能写入，电源关掉，中，数据只能读出，不能写入，电源关掉，数据也不会丢失，数据也不会丢失，ROM中通常存储操作系中通常存储操作系统的程序（统的程序（BIOS）或用户固化的程序。或用户固化的程序。ROM按集成电路内部结构的不同，可按集成电路内部结构的不同，可分为下面三种：分为下面三种：（1）PROM可编程可编程ROM（Programmable ROM）（2）EPROM可擦除、可编程可擦除、可编程ROM （Erasable PROM）（3）EEPROM电可擦除可编程电可擦除可编程ROM （Electrically Erasable PROM）将设计的程序固化进行后，将设计的程序固化进行
8、后，ROM内容不可更改。内容不可更改。可编程固化程序，且在程序固化后可通可编程固化程序，且在程序固化后可通过紫外光照擦除，过紫外光照擦除，以便重新固化新数据。以便重新固化新数据。可编程固化程序，并可利用电压来擦除可编程固化程序，并可利用电压来擦除芯片内容，以重新编程新数据。芯片内容，以重新编程新数据。5-2 随机存取存储器随机存取存储器RAM 随机存取存储器随机存取存储器RAM可以随时在任意可以随时在任意位置上存取信息，根据存储器芯片内部基本位置上存取信息，根据存储器芯片内部基本单元电路的结构，单元电路的结构，RAM分为静态分为静态RAM和动和动态态RAM。一、静态随机存取存储器一、静态随机存
9、取存储器SRAM1.静态静态RAM的构成的构成 静态静态RAM存储一位信息的单元电路可以存储一位信息的单元电路可以用双极型器件构成，也可以用用双极型器件构成，也可以用MOS器件构成。器件构成。静态静态RAM的单元电路通常是由的单元电路通常是由6个个MOS管子管子组成的双稳态触发器电路，可以用来存储信组成的双稳态触发器电路，可以用来存储信息息0或或1，只要不掉电，只要不掉电，0或或1状态能一直保持，状态能一直保持，除非重新通过写操作写入除非重新通过写操作写入 新的数据。同样对新的数据。同样对存储器单元信息的读出过程也是非破坏性的，存储器单元信息的读出过程也是非破坏性的，读出操作后，所保存的信息不
10、变。读出操作后，所保存的信息不变。使用静态使用静态RAM的优点是访问速度快，访的优点是访问速度快，访问周期达问周期达2040ns。静态静态RAM工作稳定，不工作稳定，不需要进行刷新，外部电路简单，但基本存储需要进行刷新，外部电路简单，但基本存储单元所包含的管子数目较多，且功耗也较大，单元所包含的管子数目较多，且功耗也较大，它适合在小容量存储器中使用。它适合在小容量存储器中使用。静态静态RAM通常由地址译码器、存储矩阵、通常由地址译码器、存储矩阵、控制逻辑和三态数据缓冲器组成，存储器芯控制逻辑和三态数据缓冲器组成，存储器芯片内部结构框图如图片内部结构框图如图5-2所示。所示。控制控制 电路电路输
11、出输出驱动驱动3232=1024存储单元存储单元驱驱动动器器X译译码码器器地地址址反反相相器器I/O电路电路Y译码器译码器地址反相器地址反相器123132 123132 A0A1A2A3A41321 23132A5 A6 A7 A8A9输入输入读读/写写输出输出CS图图5-2 存储器芯片内部结构框图存储器芯片内部结构框图（1）存储矩阵）存储矩阵 一个基本存储单元存放一位二进制信息，一个基本存储单元存放一位二进制信息，一块存储器芯片中的基本存储单元电路按一块存储器芯片中的基本存储单元电路按字字结构结构或或位结构位结构的方式排列成矩阵。的方式排列成矩阵。按字结构方式排列时，读按字结构方式排列时，读
12、/出一个字节出一个字节的的8位制作在一块芯片上，若选中则位制作在一块芯片上，若选中则8位信息位信息从一个芯片中同时读出，但芯片封装时引线从一个芯片中同时读出，但芯片封装时引线较多。例如较多。例如1K的存储芯片由的存储芯片由1288组成，访组成，访问它要问它要7根地址线和根地址线和8根数据线。根数据线。位结构是位结构是1个芯片内的基本单元作不同个芯片内的基本单元作不同字的同一位，片内按矩阵排列，字的同一位，片内按矩阵排列，8位由位由8块芯块芯片组成。优点是芯片封装时引线较少，例如片组成。优点是芯片封装时引线较少，例如1K存储器芯片由存储器芯片由10241组成，访问它要组成，访问它要10根根地址线
13、和地址线和1根数据线，但使用芯片为根数据线，但使用芯片为8块。封块。封装引线减少，成品合格率就会提高。装引线减少，成品合格率就会提高。（2）地址译码器地址译码器 CPU读读/写一个存储单元时，先将地址送到写一个存储单元时，先将地址送到地址总线，高位地址经译码后产生片选信号地址总线，高位地址经译码后产生片选信号选中芯片，低位地址送到存储器，由地址译选中芯片，低位地址送到存储器，由地址译码器选中所需要的片内存储单元，最后在读码器选中所需要的片内存储单元，最后在读/写信号控制下将存储单元内容读出或写入。写信号控制下将存储单元内容读出或写入。地址译码器完成存储单元的选择，通常有线地址译码器完成存储单元
14、的选择，通常有线性译码和复合译码两种方式，一般采用复合性译码和复合译码两种方式，一般采用复合译码。如译码。如10241的位结构芯片排列成的位结构芯片排列成3232矩阵，矩阵，A0A4送到送到X译码器（行译码），译码器（行译码），A5A9送到送到Y译码器（列译码）。译码器（列译码）。如图如图5-2所示，所示，X和和Y译码器各输出译码器各输出32根线，根线，由由X和和Y方向同时选中的单元为所访问的存方向同时选中的单元为所访问的存储单元。若采用线性译码器，储单元。若采用线性译码器，10根地址线输根地址线输入到地址译码器后，有入到地址译码器后，有1024根输出线来选择根输出线来选择存储单元，结构复杂化
15、了。存储单元，结构复杂化了。（3）控制逻辑与三态数据缓冲器）控制逻辑与三态数据缓冲器 控制控制 电路电路输出输出驱动驱动3232=1024存储单元存储单元驱驱动动器器X译译码码器器地地址址反反相相器器I/O电路电路Y译码器译码器地址反相器地址反相器123132 123132 A0A1A2A3A41321 23132A5 A6 A7 A8A9输入输入读读/写写输出输出CS图图5-2 存储器芯片内部结构框图存储器芯片内部结构框图 控制控制 电路电路输出输出驱动驱动3232=1024存储单元存储单元驱驱动动器器X译译码码器器地地址址反反相相器器I/O电路电路Y译码器译码器地址反相器地址反相器1231
16、32 123132 A0A1A2A3A41321 23132A5 A6 A7 A8A9输入输入读读/写写输出输出CS图图5-2 存储器芯片内部结构框图存储器芯片内部结构框图二、动态随机存取存储器二、动态随机存取存储器DRAM1.动态动态RAM的构成的构成动态动态RAM与静态与静态RAM一样，由许多基本存一样，由许多基本存储单元按行和列排列组成矩阵。最简单的动储单元按行和列排列组成矩阵。最简单的动态态RAM的基本存储单元是一个晶体管和一个的基本存储单元是一个晶体管和一个电容，因而集成度高，成本低，耗电少，但电容，因而集成度高，成本低，耗电少，但它是利用电容存储电荷来保存信息的，电容它是利用电容存
17、储电荷来保存信息的，电容通过通过MOS管的栅极和源极会缓慢放电而丢失管的栅极和源极会缓慢放电而丢失信息，必须定时对电容充电，也称作信息，必须定时对电容充电，也称作刷新刷新。另外，为了提高集成度，减少引脚的封装数，另外，为了提高集成度，减少引脚的封装数，DRAM的地址线分成行地址和列地址两部分，的地址线分成行地址和列地址两部分，因此，在对存储器进行访问时，总是先由行因此，在对存储器进行访问时，总是先由行地址选通信号地址选通信号 把行地址送入内部设置的把行地址送入内部设置的行地址锁存器，再由列地址选通信号行地址锁存器，再由列地址选通信号 把把列地址送入列地址锁存器，并由读列地址送入列地址锁存器，并
18、由读/写信号控写信号控制数据的读出或写入。所以制数据的读出或写入。所以刷新刷新和和地址两次地址两次打入打入是是DRAM芯片的主要特点。芯片的主要特点。所谓所谓刷新刷新，即把写入到存储单元的数据进行即把写入到存储单元的数据进行读出，经过读放大器放大以后再写入以保存读出，经过读放大器放大以后再写入以保存电荷上的信息电荷上的信息。刷新刷新放大器放大器 列选列选择信号择信号数据输入输出数据输入输出行行选择信号选择信号QC图图5-4 单管动态单管动态RAM基本存储单元基本存储单元 动态动态RAM依靠电容存储电荷来依靠电容存储电荷来决定存放信息是决定存放信息是1或或0。图。图5-4以单管以单管动态动态RA
19、M为例为例说明其工作原理。说明其工作原理。读操作时先由行地址译读操作时先由行地址译码，某行选择信号为高码，某行选择信号为高电平时，此行上管子电平时，此行上管子Q导通，由刷新放大器读导通，由刷新放大器读取电容取电容C上的电压值折上的电压值折合为合为0或或1，再由列地址，再由列地址译码，使某列选通。行译码，使某列选通。行和列均选通的基本存储和列均选通的基本存储单元允许驱动，并读出单元允许驱动，并读出数据，读出信息后由刷数据，读出信息后由刷新放大器对其进行重写，新放大器对其进行重写，以保存信息。以保存信息。写操作时，行和列的选写操作时，行和列的选择信号为择信号为1，基本存储单，基本存储单元被选中，数
20、据输入元被选中，数据输入/输输出线送的信息通过刷新出线送的信息通过刷新放大器和放大器和Q管送到电容管送到电容C，数据写入存储单元。数据写入存储单元。5-3 只读存储器只读存储器 除了随机存取存储器外，另一类为只读除了随机存取存储器外，另一类为只读存储器（存储器（ROM）。）。ROM存储的内容一般不存储的内容一般不会改变，掉电时也不会丢失，使用时可随时会改变，掉电时也不会丢失，使用时可随时将内容读出。将内容读出。ROM器件具有结构简单，位密器件具有结构简单，位密度比读度比读/写存储器高，非易失性和可靠性高等写存储器高，非易失性和可靠性高等特点，一般用来存放系统启动程序，常驻内特点，一般用来存放系
21、统启动程序，常驻内存的监控程序，参数表，字库等，用户设计存的监控程序，参数表，字库等，用户设计的单片机或单板机系统中也可用它来存放用的单片机或单板机系统中也可用它来存放用户程序。户程序。根据根据ROM信息写入的方式，信息写入的方式，ROM分为分为4种种:1.掩膜型掩膜型ROM ROM中信息是在芯片制造时由厂家写入中信息是在芯片制造时由厂家写入的，用户对这类芯片无法进行任何修改。的，用户对这类芯片无法进行任何修改。2.可编程只读存储器可编程只读存储器PROM 这种这种ROM出厂时，里面没有信息，用户出厂时，里面没有信息，用户采用一些设备可以将内容写入采用一些设备可以将内容写入PROM。但。但PR
22、OM中内容一旦写入，就不能再改变了。中内容一旦写入，就不能再改变了。3.可擦除可编程只读存储器可擦除可编程只读存储器EPROM 用户可以用特定设备将内容写入，之后用户可以用特定设备将内容写入，之后可用紫外光照将内容擦除，再重新写入。可用紫外光照将内容擦除，再重新写入。4.电可擦除的可编程只读存储器电可擦除的可编程只读存储器EEPROM 用户可以用特定设备对芯片编程，用一用户可以用特定设备对芯片编程，用一定的通电方式将其内容擦除，再重新写入。定的通电方式将其内容擦除，再重新写入。5-4 CPU与存储器的连接与存储器的连接 在在CPU对存储器进行读写操作时，首先在对存储器进行读写操作时，首先在地址
23、总线上给出地址信号，然后发出相应的地址总线上给出地址信号，然后发出相应的读或写控制信号，最后才能在数据总线上进读或写控制信号，最后才能在数据总线上进行数据交换，所以行数据交换，所以CPU与存储器的连接包与存储器的连接包括地址线、数据线和控制线的连接等三个部括地址线、数据线和控制线的连接等三个部分。在连接时要考虑以下几个问题：分。在连接时要考虑以下几个问题：（1）CPU总线的负载能力总线的负载能力 一般来说，一般来说，CPU总线的直流负载能力可总线的直流负载能力可带一个带一个TTL负载，目前存储器基本上是负载，目前存储器基本上是MOS电路，直流负载很小，主要负载是电容负载，电路，直流负载很小，主
24、要负载是电容负载，因此在小型系统中，因此在小型系统中，CPU可直接和存储器芯可直接和存储器芯片相连，在较大的系统中，考虑到片相连，在较大的系统中，考虑到CPU的驱的驱动能力，必要时应加上数据缓冲器或总线驱动能力，必要时应加上数据缓冲器或总线驱动器来驱动存储器负载。动器来驱动存储器负载。（2）CPU的时序和存储器存取速度之间的配合的时序和存储器存取速度之间的配合 CPU在取指令和读写操作数时，有它自在取指令和读写操作数时，有它自己固定的时序，应考虑选择何种存储器来与己固定的时序，应考虑选择何种存储器来与CPU时序配合。若存储器芯片已经确定，应时序配合。若存储器芯片已经确定，应考虑如何实现考虑如何
25、实现TW周期的插入。周期的插入。（3）存储器的地址分配和片选）存储器的地址分配和片选 内存分为内存分为ROM和和RAM区，区，RAM区又分区又分为系统区和用户区，每个芯片的片内地址，为系统区和用户区，每个芯片的片内地址，由由CPU的低位地址来选择。一个存储器系统的低位地址来选择。一个存储器系统有多片芯片组成，片选信号由有多片芯片组成，片选信号由CPU的高位地的高位地址译码后取得。应考虑采用何种译码方式，址译码后取得。应考虑采用何种译码方式，实现存储器的芯片选择。实现存储器的芯片选择。（4）控制信号的连接）控制信号的连接 8086CPU与存储器交换信息时，提供了与存储器交换信息时，提供了以下几个
26、控制信号：以下几个控制信号：M/、ALE、READY、DT/和和 ，这些信号这些信号与存储器要求的控制信号如何连接才能实现与存储器要求的控制信号如何连接才能实现所需要的控制功能。所需要的控制功能。一、存储器的地址选择一、存储器的地址选择 一个存储器系统通常由许多存储器芯片一个存储器系统通常由许多存储器芯片组成，对存储器的寻址必须有两个部分，通组成，对存储器的寻址必须有两个部分，通常是将低位地址线连到所有存储器芯片，实常是将低位地址线连到所有存储器芯片，实现现片内寻址片内寻址，将高位地址线通过译码器或线，将高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现性组合后输出作为芯片的片选信号
27、，实现片片间寻址间寻址。由地址线的连接决定了存储器的地。由地址线的连接决定了存储器的地址分配，下面分别叙述三种存储器地址选择址分配，下面分别叙述三种存储器地址选择的方法。的方法。1.线性选择方式（简称线选法）线性选择方式（简称线选法）无论无论ROM或或RAM芯片，芯片引脚都包芯片，芯片引脚都包括地址线，数据线，读括地址线，数据线，读/写控制线和片选写控制线和片选 ，只有片选信号，只有片选信号 有效时，才可能对该芯片有效时，才可能对该芯片进行操作。进行操作。例例5-1 RAM芯片芯片Intel 6164容量为容量为8K8位，用位，用2片静态片静态RAM芯片芯片6164，组成，组成16K8位的存储
28、位的存储器系统。地址选择的方式是将地址总线低器系统。地址选择的方式是将地址总线低13位（位（A12A0）并行地与存储器芯片的地址线并行地与存储器芯片的地址线相连，而相连，而 端与高位地址线相连。端与高位地址线相连。A12A061641#D7D0A12A061642#D7D0A12A0A12A0D0D7D0D7A13图图5-13 线性选择方式线性选择方式&地址总线的低地址总线的低13位位A12A0与与每个芯片的每个芯片的地址线引脚地址线引脚A12A0直接相连，实现每个芯片直接相连，实现每个芯片的的片内寻址片内寻址。地址总线的地址总线的A13通过组合逻辑电路与两个通过组合逻辑电路与两个芯片片选引脚
29、芯片片选引脚 相连，实现每个芯片的相连，实现每个芯片的片间片间寻址寻址。=1 当当A13=0时，时，1#芯片的芯片的 =0，所以，所以1#芯芯片被选中。片被选中。1#芯片的地址范围为：芯片的地址范围为：00000H 01FFFH=1=0=0=1 当当A13=1时，时，2#芯片的芯片的 =0，所以，所以2#芯芯片被选中。片被选中。2#芯片的地址范围为：芯片的地址范围为：02000H 03FFFH=1=0注意：由于地址总线的注意：由于地址总线的A19A14没有使用，所没有使用，所以以1#、2#芯片的地址范围各有芯片的地址范围各有64个（个（26=64）线性选择方式的线性选择方式的特点特点：（1）无
30、译码电路，所以电路简单。）无译码电路，所以电路简单。（2）地址分配重叠，地址空间不连续。）地址分配重叠，地址空间不连续。2.全译码选择方式全译码选择方式 全译码选择地址的方式是对全部地址总全译码选择地址的方式是对全部地址总线进行译码，当有线进行译码，当有16根地址线时，可直接寻根地址线时，可直接寻址址64K字节单元。字节单元。例例5-2 假设一个微机系统的假设一个微机系统的RAM容量为容量为4K字字节，采用节，采用1K8的的RAM芯片，安排在芯片，安排在64K空间空间的最低的最低4K位置，位置，A9A0作为片内寻址，作为片内寻址，A15A10译码后作为芯片寻址（产生片选信号）。译码后作为芯片寻
31、址（产生片选信号）。A9A0D7D0/CS/WEA9A0D7D0/CS/WEA9A0D7D0/CS/WEA9A0D7D0/CS/WE6:64译译码码器器636231D7D0/WRA15A0A15A10图图5-14 全译码地址选择方式全译码地址选择方式#1#2#3#402A9A0 地址总线的低地址总线的低10位位A9A0与与每个芯片的每个芯片的地址线引脚地址线引脚A9A0直接相连，实现每个芯片直接相连，实现每个芯片的的片内寻址片内寻址。A15A10 6根地址线通过根地址线通过6:64译码器译码后译码器译码后得到各芯片唯一的片选信号，连到每个芯片的得到各芯片唯一的片选信号，连到每个芯片的 端，从而
32、实现片间寻址。端，从而实现片间寻址。1#：地址范围为：地址范围为0000H03FFH 2#：地址范围为地址范围为0400H07FFH 3#：地址范围为地址范围为0800H0BFFH 4#：地址范围为地址范围为0C00H0FFFH全译码选择方式的特点：全译码选择方式的特点：（1）有译码电路，所以电路比较复杂。）有译码电路，所以电路比较复杂。（2）地址是唯一的连续的。）地址是唯一的连续的。3.部分译码选择方式部分译码选择方式 部分译码选择方式是将高位地址线中的部分译码选择方式是将高位地址线中的几位经过译码后作为片选控制，它是线选法几位经过译码后作为片选控制，它是线选法和全译码选择法的混合方式，通常
33、译码器采和全译码选择法的混合方式，通常译码器采用用3/8译码器译码器74LS138。例例5-3 如果要设计一个如果要设计一个8K8的存储器系统，的存储器系统，采用采用2K8的的RAM芯片芯片4片，选用片，选用A10A0作为作为片内寻址，用片内寻址，用A13A11作为作为74LS138的译码输的译码输入，利用输出端入，利用输出端 作为片选信号。作为片选信号。则其地址分配为：则其地址分配为：第一片：第一片：000007FFH第二片：第二片：08000FFFH第三片：第三片：100017FFH第四片：第四片：18001FFFH 当然在存储器的一段（当然在存储器的一段（64K）内，内，A14和和A15
34、可以任意选择，所以地址仍有重叠区。可以任意选择，所以地址仍有重叠区。部分译码方式的可寻址空间比线性选择范围部分译码方式的可寻址空间比线性选择范围大，比全译码选择方式的地址空间要小。部大，比全译码选择方式的地址空间要小。部分译码方式的译码器比较简单，但地址扩展分译码方式的译码器比较简单，但地址扩展受到一定的限制，并且出现地址重叠区。受到一定的限制，并且出现地址重叠区。总之，总之，CPU与存储器相连时，将低位地与存储器相连时，将低位地址线连到存储器所有芯片的地址线上，实现址线连到存储器所有芯片的地址线上，实现片内选址片内选址。将高位地址线单独选用（线选法）。将高位地址线单独选用（线选法）或经过译码
35、器（部分译码或全译码）译码输或经过译码器（部分译码或全译码）译码输出控制芯片的片选端，以实现芯片出控制芯片的片选端，以实现芯片片间寻址片间寻址。连接时要注意地址分布和重叠区。连接时要注意地址分布和重叠区。例例5-4 如果要设计一个如果要设计一个8K8的存储器的存储器系统，需要采用系统，需要采用2K1的的RAM芯片多少片芯片多少片？选用？选用A10A0作为片内寻址，用作为片内寻址，用A13A11作为作为74LS138的译码（的译码（部分译码部分译码）输入，）输入，利用输出端利用输出端/Y4/Y7作为片选信号，则如作为片选信号，则如何连线，其地址分配又怎样？何连线，其地址分配又怎样？8个个2K1一
36、组构成一组构成2K8A15 A14 A13 A12 A11 A10 A9 A8 A7A4 A3A0 1 0 0 0 0 0 0 0 0 0 选中选中1组组 1 1 1 1 1 1 11组地址范围为：组地址范围为：200027FFH；同理，同理，2组地址范围为：组地址范围为：28002FFFH；3组地址范围为：组地址范围为：300037FFH；4组地址范围为：组地址范围为：38003FFFH；二、存储器的数据线和控制线的连接二、存储器的数据线和控制线的连接 在第二章中我们已经谈到在第二章中我们已经谈到8086 CPU有有20位位地址线，可寻址地址线，可寻址1M字节字节的存储空间。的存储空间。80
37、86 CPU数据线有数据线有16位，可以读位，可以读/写一个字节，也写一个字节，也可以读可以读/写一个字。写一个字。与与8086CPU相连的存储器，从硬件角度相连的存储器，从硬件角度看是用看是用2个个512K字节的存储体来组成的，它们字节的存储体来组成的，它们分别称为偶地址（低位）存储体和奇地址分别称为偶地址（低位）存储体和奇地址（高位）存储体，用（高位）存储体，用A0和和 信号分别来选信号分别来选择两个存储体，用择两个存储体，用A19A1来选择存储体体内来选择存储体体内的地址。的地址。若若A0=0选中选中偶地址偶地址存储体，它的数据线存储体，它的数据线连到数据总线低连到数据总线低8位位D7D
38、0，若若 =0选中选中奇奇地址地址存储体，它的数据线连到数据总线的高存储体，它的数据线连到数据总线的高8位位D15D8。若读写一个字，若读写一个字，A0和和 均为均为0，两个存储体全选中。，两个存储体全选中。8086CPU与存储器芯片连接的控制信号与存储器芯片连接的控制信号主要有地址锁存信号主要有地址锁存信号ALE，读选通信读选通信 ，写选通信号写选通信号 ，存储器或存储器或I/O选择信号选择信号M/，数据允许输出信号数据允许输出信号 ，数据收发控制信数据收发控制信号号DT/，准备好信号准备好信号READY。在最小系在最小系统配置中，数据线和地址线经过地址锁存器统配置中，数据线和地址线经过地址
39、锁存器8282和数据收发器和数据收发器8286输出。输出。例例5-5 要求用要求用8K8的的EPROM芯片芯片2764，译，译码器码器74LS138构成构成8K字字ROM的存储器系统，的存储器系统，系统配置为最小模式。系统配置为最小模式。ROM芯片，芯片，8K字用字用2片片2764芯片组成，芯片组成，1片为奇地址体；片为奇地址体；1片为偶地址体，片内用片为偶地址体，片内用13根地址线根地址线A1A13寻址。寻址。其中用其中用A0用选中偶地址体；用选中偶地址体；用用 选中奇地址体。选中奇地址体。地址确定：地址确定：A19 A18 A17 A16 A15 A14 A13 A1 A00 0 0 0 0 0 0 偶地址偶地址 1 奇地址奇地址偶地址体范围为：偶地址体范围为：0000003FFEH；奇地址体范围为：奇地址体范围为：0000103FFFH；总的总的8K字字ROM的地址范围为：的地址范围为：0000003FFFH。练习练习1、用、用2K4的的RAM组成组成16K8的存储摸的存储摸块需要（）片。块需要（）片。2、用、用2K4的的RAM芯片组成芯片组成32K8的存的存储摸块需要储摸块需要 ()片。片。