《第五章存储器PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第五章存储器PPT讲稿.ppt（49页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第五章存储器第1页，共49页，编辑于2022年，星期三5.1 存存 储储 器器 概概 述述5.1.1 存储器分类存储器分类按存取速度和用途可把存储器分为两大类，内部存储器和外部存储器。内存具有一定容量，存取速度快。内存是计算机的重要组成部分，CPU可对它进行访问。内存主要是半导体存储器。外存速度较慢，但存储容量不受限制，故称海量存储器。外存主要是磁记录存储器和光记录存储器。第2页，共49页，编辑于2022年，星期三半导体存储器从制造工艺分为双极型、CMOS型、HMOS型等；从应用角度分为随机读写存储器和只读存储器。第3页，共49页，编辑于2022年，星期三随机读写存储器随机读写存储器(RAM)
2、这种存储器在使用过程中既可利用程序随时写入信息，又可随时读出信息。它分为双极型和MOS型两种，前者读写速度高，但功耗大，集成度低，故在微型机中几乎都用后者。RAM可分为三类。1)静态RAM静态RAM即SRAM(StaticRAM)，其存储电路以双稳态触发器为基础，状态稳定，只要不掉电，信息不会丢失。优点是不需刷新，缺点是集成度低。它适用于不需要大存储容量的微型计算机(例如，单板机和单片机)中。第4页，共49页，编辑于2022年，星期三2)动态RAM动态RAM即DRAM(DynamicRAM)，其存储单元以电容为基础，电路简单，集成度高。但也存在问题，即电容中电荷由于漏电会逐渐丢失，因此DRAM
3、需定时刷新。它适用于大存储容量的计算机。第5页，共49页，编辑于2022年，星期三3)非易失RAM非易失RAM或称掉电自保护RAM，即NVRAM(NonVolativeRAM)，这种RAM是由SRAM和EEPROM共同构成的存储器，正常运行时和SRAM一样，而在掉电或电源有故障的瞬间，它把SRAM的信息保存在EEPROM中，从而使信息不会丢失。NVRAM多用于存储非常重要的信息和掉电保护。其他新型存储器还有很多，如快擦写ROM(即FlashROM)以及IntegratedRAM，它们已得到应用，详细内容请参阅存储器数据手册。第6页，共49页，编辑于2022年，星期三只读存储器只读存储器ROM非
4、易失性，断电后数据不会消失，通常存储操作系统或固化的程序。1)掩膜ROM掩膜ROM是利用掩膜工艺制造的存储器，程序和数据在制造器件过程中已经写入，一旦做好，不能更改。因此，只适合于存储成熟的固定程序和数据，大量生产时，成本很低。例如，键盘的控制芯片。第7页，共49页，编辑于2022年，星期三2)可编程ROM可编程ROM简称PROM(ProgramableROM)。PROM由厂家生产出的“空白”存储器，根据用户需要，利用特殊方法写入程序和数据，即对存储器进行编程。但只能写入一次，写入后信息是固定的，不能更改。它PROM类似于掩膜ROM，适合于批量使用。第8页，共49页，编辑于2022年，星期三3
5、)可擦除PROM可擦除PROM简称EPROM(ErasableProgramableROM)。这种存储器可由用户按规定的方法多次编程，如编程之后想修改，可用紫外线灯制作的擦除器照射730分钟左右(新的芯片擦除时间短，多次擦除过的芯片擦除时间长)，使存储器复原，用户可再编程。这对于专门用途的研制和开发特别有利，因此应用十分广泛。第9页，共49页，编辑于2022年，星期三4)电可擦PROM电擦除的PROM简称EEPROM或E2PROM(ElectricallyErasablePROM)。这种存储器能以字节为单位擦除和改写，而且不需把芯片拔下插入编程器编程，在用户系统即可进行。随着技术的进步，EEP
6、ROM的擦写速度将不断加快，将可作为不易失的RAM使用。第10页，共49页，编辑于2022年，星期三 32位微机系列配置4个存储体，分别连接数据总线D7D0,D15D8,D23D16,D31D24,一次传送32位数据；相应64位微机配置8个存储体。5.1.2 5.1.2 存储器组织存储器组织 16位微机系列配置偶奇两个存储体，分布连接数据总线D7 D0 和D15D8，一次数据总线可传送16位数据。第11页，共49页，编辑于2022年，星期三5.1.3 存储器性能指标存储器性能指标存储容量存储容量=单元数数据线位数存储器的容量指每个存储器芯片所能存储的二进制数的位数。由于在微机中，数据大都是以字
7、节(Byte)为单位并行传送的，因此，对存储器的读写也是以字节为单位寻址的。存取时间存取时间指从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。存取时间越小，存取速度越快。第12页，共49页，编辑于2022年，星期三5.2 随机存取存储器随机存取存储器(RAM)1.1.静态静态RAMRAM的构成的构成 由地址译码器，存储矩阵，控制逻辑和三态数据缓冲器组成。无需进行刷新，外部电路简单。基本存储单元所包含的管子数目较多，且功耗也较大。适合在小容量存储器中使用。六个MOS管组成的静态RAM存储电路5.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）第13页，共49页，编辑于20
8、22年，星期三 静态RAM内部是由很多基本存储电路组成的，为了选中某一个单元，往往利用矩阵式排列的地址译码电路。例如芯片6116(2K8位)，有2048个存储单元，需11根地址线，7根用于行地址译码输入，4根用于列译码地址输入，每条列线控制8位，从而形成了128128个存储阵列，即16K 个存储体。6116的控制线有三条，片选CS、输出允许OE和读写控制WE。第14页，共49页，编辑于2022年，星期三存储器芯片内部结构图第15页，共49页，编辑于2022年，星期三2.静态静态RAM的例子的例子6264芯片的容量为8K8位，地址线引脚A12A0可选择8K个存储单元。每个单元8位。存储器的地址由
9、CPU输入，8位数据输出时，A12A0与CPU的地址总线A12A0相连接；16位数据输出时，要用2片6264，A12A0与地址总线A13A1相连接。偶地址存储体，用A0片选，输出数据为低8位；奇地址存储体，用BHE片选，输出数据为高8位。第16页，共49页，编辑于2022年，星期三CS2CS1WEOED7D01001输入1010输出其它高阻抗第17页，共49页，编辑于2022年，星期三5.2.2 5.2.2 动态随机存取存储器（动态随机存取存储器（DRAM)DRAM)1.1.动态动态RAMRAM的构成的构成 读写时，对应存储单元的行列选择信号都为高电平。DRAM存放信息依靠电容，电容有电荷时，
10、为逻辑“1”，没有电荷时，为逻辑“0”。单管动态存储器电路第18页，共49页，编辑于2022年，星期三2.动态动态RAM的刷新的刷新为防止电容漏电导致电荷流失，需每隔一定时间(约2ms)刷新一次。刷新是逐行进行的，当某一行选择信号为“1”时，选中了该行，电容上信息送到刷新放大器，刷新放大器又对这些电容立即进行重写。由于刷新时，列选择信号总为“0”，因此电容上信息不可能被送到数据总线上。第19页，共49页，编辑于2022年，星期三Intel 2164A引脚 64K个存储单元需要16条地址线，分两次打入，先由RAS选通8位行地址并锁存，再由CAS选通8位列地址来译码。刷新时由行地址同时对4个存储矩
11、阵的同一行(512个单元)进行刷新。3.动态动态RAM例子例子Intel2164是64K1的DRAM芯片，它的内部有4个128128基本存储电路矩阵。第20页，共49页，编辑于2022年，星期三Intel2164A内部结构示意图第21页，共49页，编辑于2022年，星期三4.4.内存条内存条 计算机的内存由DRAM组成，DRAM芯片放在内存条上，用户只需把内存条插到系统板上提供的存储条插座上即可使用。PC机常用的内存条主要由SDRAM、DDR SDRAM和DDRII SDRAM三种。同步动态随机存取存储器同步动态随机存取存储器SDRAMSDRAM 与系统时钟同步，在时钟上升沿采样；内部存储单元
12、分成两个（或以上）的体，一个读/写，其余预充电；支持突发模式，减少地址建立时间。第22页，共49页，编辑于2022年，星期三双倍数据率同步动态随机存取存储器双倍数据率同步动态随机存取存储器DDR SDRAM在时钟上升沿和下降沿各传输一次数据；使用DDL技术精确定位数据。第二代双倍数据率同步动态随机存取存储器第二代双倍数据率同步动态随机存取存储器DDRII SDRAM每个时钟能以4倍外部总线的速度读/写数据；采用FBGA封装、片外驱动调校、片内终结和前置技术，性能更好；第23页，共49页，编辑于2022年，星期三5.2.3 5.2.3 高速缓冲存储器高速缓冲存储器 1.高速缓冲存储器的使用 随着
13、CPU速度的不断提高，DRAM的速度难以满足CPU的要求，CPU访问存储器时一般要插入等待周期，对高速CPU来说这是一种极大的浪费。为了使CPU全速运行，可采用CACHE技术，将经常访问的代码和数据保存到SRAM组成的高速缓冲器中，把不常访问的数据保存到DRAM组成的大容量存储器中，这样使存储器系统的价格降低，又提供了接近零等待的性能。第24页，共49页，编辑于2022年，星期三2.Cache的结构Cache一般由两部分组成，一部分存放由主存储器来的数据，另一部分存放该数据在主存储器中的地址。(此部分称地址标记存储器，记为Tag)。由关联性，高速缓冲存储器结构可分为：全相联全相联Cache保存
14、数据块及其在主存中的地址。直接映象直接映象Cache主存分页，Tag保存页号，索引字段保存页中偏移地址。成组相联成组相联CacheCache分组，每组采用直接映像结构，组之间采用全相联结构。第25页，共49页，编辑于2022年，星期三3.Cache的架构1）读取结构旁视结构旁视结构Cache和主存并行地连接到系统总线，同时监视总线周期。当CPU发出数据请求时，Cache如果命中，响应并终止总线周期。如果没命中，主存响应，同时Cache获取数据。通视结构通视结构Cache位于CPU和系统总线之间，CPU发出的所有数据请求必须经过Cache的监视。只有在Cache没命中时，数据请求才传给主存。第2
15、6页，共49页，编辑于2022年，星期三2）写入策略通写法通写法当CPU写入数据到Cache后，Cache立即将其写入主存。回写法回写法在系统总线空闲时，才将Cache中的内容回写到主存。3）替换策略当Cache装满后，新的数据要不断地替换Cache中过时的数据。一般采用：随机法随机法 先进先出法先进先出法 最近最少使用法最近最少使用法第27页，共49页，编辑于2022年，星期三5.3 只读存储器只读存储器(ROM)5.3.1 掩膜掩膜ROM和可编程和可编程ROM掩膜ROM中信息由厂家对芯片图形掩膜进行两次光刻而定，用户不能修改。PROM的内容由用户编写，不能修改，PROM出厂时全为“1”，通
16、过烧断熔丝将某些单元变为“0”。掩膜ROM电路原理图第28页，共49页，编辑于2022年，星期三5.3.2 可擦可编程只读存储器可擦可编程只读存储器(EPROM)利用编程器写入后，信息可长久保持。当其内容需要变更时，可由紫外线灯照射将其擦除，复原为全“1”，再根据需要利用编程器编程。1.EPROM1.EPROM的工作原理的工作原理 EPROM存储电路是利用浮栅雪崩注入技术实现。平时浮栅上无电荷，在控制栅加正压，管子导通，ROM存储信息为“1”；写入时在漏极和衬底、漏极和源极加高压，内部PN结击穿，浮栅捕获电荷，ROM存储信息“0”；紫外光源照射时浮栅上电荷形成光电流泄漏，实现擦除。第29页，共
17、49页，编辑于2022年，星期三第30页，共49页，编辑于2022年，星期三方式A9A0VPPVCC数据端功能读低低高VCC5V数据输出输出禁止低高高VCC5V高阻备用高VCC5V高阻编程低高低12.5VVCC数据输入校验低低高12.5VVCC数据输出编程禁止高12.5VVCC高阻标识符低低高高低高VCCVCC5V5V制造商编码器件编码引脚2.EPROM2.EPROM例子例子 Intel 2764(8K8)有13条地址线，8条数据线，2个电压输入端VCC和VPP，一个片选端CE，此外还有输出允许OE和编程控制端PGM。2764A的工作方式选择的工作方式选择第31页，共49页，编辑于2022年，
18、星期三1)读方式读方式是2764A通常使用的方式，此时两个电源引脚VCC和VPP都接至+5V，PGM接至高电平，当从2764A的某个单元读数据时，先通过地址引脚接收来自CPU的地址信号，然后使控制信号和CE、OE都有效，于是经过一个时间间隔，指定单元的内容即可读到数据总线上。2)标志符方式要读出2764的编码必须顺序读出两个字节，把A9接+12.5V的高电平，先让A1A8全为低电平，而使A0从低变高。当A0=0时，读出的内容为制造商编码(陶瓷封装为89H，塑封为88H)，当A0=1时，读出器件的编码(2764A为08H，27C64为07H)。第32页，共49页，编辑于2022年，星期三3)备用
19、方式 只要CE为高电平，2764A就工作在备用方式，输出端为高阻状态，这时芯片功耗将下降，从电源所取电流由100 mA下降到40 mA。4)编程方式 VPP接+12.5V，VCC仍接+5V，从数据线输入这个单元要存储的数据，每写一个地址单元，都必须在PGM端送一个宽度为45ms的负脉冲。5)编程校验方式 编程过程中，在一个字节的编程完成后，读出同一单元的数据，这样与写入数据相比较，校验编程的结果是否正确。第33页，共49页，编辑于2022年，星期三2764编程波形编程波形第34页，共49页，编辑于2022年，星期三5.3.3 5.3.3 电可擦可编程电可擦可编程ROM(EEPROM)ROM(E
20、EPROM)EPROM的缺点是整个芯片只写错一位，也必须从电路板上取下擦掉重写。而EEPROM可以按字节擦除，也可以全片擦除。另外可以在线读写。1.并行接口EEPROM 读写方法简单，容量较大，速度快，功耗大。第35页，共49页，编辑于2022年，星期三98C64的写入过程的写入过程：字节写入OE=1，WE加负脉冲，数据写入指定地址单元。页写入32个页数据在内存中连续排列，一次写一页。擦除写入FFH，擦除指定地址单元；在OE加高压，全片擦除。NMC98C64NMC98C64引脚图引脚图第36页，共49页，编辑于2022年，星期三24C6424C64引脚图引脚图 引脚A2A0为片选或页面选择地址
21、，当多个24C64芯片连接到一条总线时，通过A2A0选择芯片。SDA为串行数据输入/输出。SCL为串行时钟输入，在上升沿写入，下降沿读出。WP为写保护。2.串行接口EEPROM功耗低，信号线少，读写方法复杂，速度慢。24C64是8K8位的EEPROM。第37页，共49页，编辑于2022年，星期三5.3.4 5.3.4 闪存闪存闪存是电可擦除可编程的存储器，闪存采用单管单元，可以做到很高的集成度。允许多线程重写，速度很快。NORNOR闪存闪存 写入和擦除速度很快，有完整的地址和数据接口，可以随机读取。适合用于个人电脑主板上BIOS资料的存储或作为手持装置系统资料的存放。NANDNAND闪存闪存
22、更快的写入和擦除速度。只运行连续读取擦除。适合于做存储卡第38页，共49页，编辑于2022年，星期三5.4 CPU与存储器的连接与存储器的连接 CPU对存储器进行读写操作，首先由地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线上进行数据的读写。连接时应注意:1.CPU1.CPU总线的带负载能力总线的带负载能力 存储器主要是电容负载，在简单系统中，CPU可直接与存储器相连，在较大系统中，需加驱动器再与存储器相连。第39页，共49页，编辑于2022年，星期三2.CPU时序与存储器存取速度之间的配合时序与存储器存取速度之间的配合CPU的取指周期和对存储器读写都有固定的时序，由此决定了对
23、存储器存取速度的要求。若存储器芯片已定，应考虑如何插入TW。3.存储器地址分配和片选存储器地址分配和片选内存分为ROM区和RAM区，RAM区又分为系统区和用户区，每个芯片的片内地址由CPU的低位地址来选择，芯片的片选信号由CPU的高位地址译码取得。4.控制信号的连接控制信号的连接第40页，共49页，编辑于2022年，星期三5.4.1 存储器的地址选择存储器的地址选择存储器系统通常由许多存储器芯片组成，对存储器的寻址必须有两部分：低位地址线连到所有存储器芯片，实现片内寻址；高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现片间寻址。存储器地址选择有三种方法：1.1.线性选择方式线性选择
24、方式 将某根高位地址线直接作为芯片的片选。电路简单，但地址分配重叠，且地址空间不连续。适于用在容量小且不要求扩充的系统中。第41页，共49页，编辑于2022年，星期三1 1芯片的地址范围：芯片的地址范围：20003FFFH,6000 7FFFH 2 2芯片的地址范围：芯片的地址范围：80009FFFH,C000 DFFFH 第42页，共49页，编辑于2022年，星期三2.2.全译码选择方式全译码选择方式 对全部高位地址进行译码，输出作为片选。译码电路复杂，但所得地址是唯一且连续的，并且便于内存扩充。第一片：地址范围为0000003FFFH第二片：地址范围为0400007FFFH第三片：地址范围
25、为080000BFFFH第四片：地址范围为0C0000FFFFH第43页，共49页，编辑于2022年，星期三3.3.部分译码选择方式部分译码选择方式 将高位地址线中的几位经过译码后作为片选控制。例如：例如：要设计一个8K8的存储器系统，采用2K8的RAM芯片4片，选用A13A11作为74LS138的译码输入，译码输出端Y0Y3作为片选信号，则其地址分配为：第一片：00000007FFH第二片：0080000FFFH第三片：01000017FFH第四片：0180001FFFH由于A19A14可以任意选择，所以地址有重叠区。若采用Y4Y7作为片选信号，4片RAM芯片的地址分配又不同，分别为：第一片
26、：02000027FFH第二片：0280002FFFH第三片：03000037FFH第四片：0380003FFFH第44页，共49页，编辑于2022年，星期三5.4.25.4.2存储器的数据线和控制线的连接存储器的数据线和控制线的连接8086CPU数据线有16位，可读写一个字节，也可以读写一个字。与8086CPU相连的存储器分为奇偶两个存储体，用A0和BHE分别选择。若A0=0选中偶地址存储体，数据线连到总线低8位D7D0；若BHE=0选中奇地址存储体，数据线连到总线高8位D15D8；若读写一个字，A0和BHE都为0，两个存储体全选中。控制线有地址锁存ALE，读RD，写WR，存储器或I/O选择
27、M/IO，数据允许DEN，数据收发控制DT/R等，分别与对应总线相连。第45页，共49页，编辑于2022年，星期三用用4K84K8的的EPROMEPROM芯片芯片2732,8K82732,8K8的的RAMRAM芯片芯片62646264，构成，构成8K8K字字ROMROM和和8K8K字字RAMRAM的存储器系统的存储器系统第46页，共49页，编辑于2022年，星期三l芯片地址范围：0000001FFFH偶地址，0000001FFFH奇地址2芯片地址范围：0200003FFFH偶地址，0200003FFFH奇地址3芯片地址范围：0400007FFFH偶地址，0400007FFFH奇地址 ROM芯片
28、的片选需要再经过或门后才能实现高8位数据与低8为数据的选择，如下图：第47页，共49页，编辑于2022年，星期三习习 题题 5 5.1静态RAM与动态RAM有何区别？5.2ROM、PROM、EPROM、EEPROM在功能上各有何特点？5.3DRAM的CAS和RAS输入的用途是什么？5.4什么是Cashe？作用是什么？它在微处理机中的什么位置？5.5用1024X1位的RAM芯片组成16KX8位的8086存储器，需要多少芯片？在地址线中有多少位参与片内寻址？多少位组合成片选择信号？5.6现有一存储体芯片容量位512X4位，若要用它组成4KB的存储器，需要多少这样的芯片？每块芯片需要多少寻址线？整个
29、存储系统最少需要多少寻址线？第48页，共49页，编辑于2022年，星期三5.7利用1024X8位的RAM芯片组成4KX8位的存储系统，用A15A12地址线采用线性选择法产生片选，存储器的地址分配有何问题？指明各芯片地址范围。5.8当从存储器偶地址单元读一个字节数据时，写出存储器的控制信号和它们的有效逻辑电平信号。5.9当要将一个字写入到存储器奇地址开始的单元中去，列出存储器的控制信号和它们的有效逻辑电平。5.10设计一个64KX8存储器系统，采用74LS138和EPROM2764器件，使其寻址存储器的地址范围为40000H4FFFFH。5.11用8KX8位的EPROM2764、8KX8位的RAM6264和译码器74LS138构成一个8K字ROM、8K字RAM的8086最小模式存储器子系统。画出存储器系统与CPU的连接图，写出各块芯片的地址范围。第49页，共49页，编辑于2022年，星期三