《微机原理第五章存储器.ppt》由会员分享，可在线阅读，更多相关《微机原理第五章存储器.ppt（47页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、微机原理第五章存储器微机原理第五章存储器现在学习的是第1页，共47页5.1 概述概述CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）现在学习的是第2页，共47页半导体存储器的分类半导体存储器的分类 随机存取存随机存取存储器储器 RAM半导体半导体存储器存储器 只读存储器只读存储器 ROM 静态静态SRAM 掩膜掩膜ROM 可编程序可编程序ROM PROM 紫外线可擦除紫外线可擦除ROM EPROM 电可擦除电可擦除ROM EEPROM 动态动态DRAM现在学习的是第3页，共47页随机存取存储器随机存取存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容
2、慢高大容量系统现在学习的是第4页，共47页只读存储器只读存储器ROM掩膜掩膜ROM：信息制作在芯片中，不可更改：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在）：采用加电方法在线进行擦除和编程，也可多次擦写线进行擦除和编程，也可多次擦写Flash Memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的EEPROM，但只能按块（，但只能按块（Block）擦除）擦除现在学习的是第5页，共4
3、7页半导体存储器的主要指标半导体存储器的主要指标容量容量：每个存储器芯片所能存储的二进制数：每个存储器芯片所能存储的二进制数的位数。的位数。存储器容量单元数存储器容量单元数每单元数据位数每单元数据位数(1、4或或8)例：例：Intel 2114芯片的容量为芯片的容量为1K4位，位，Intel 6264芯片为芯片为8K8位。位。注：微机（注：微机（8/16/32/64位字长）位字长）兼容兼容8位机位机=以字节以字节BYTE为单元为单元存取速度存取速度：只从：只从CPU给出有效的存储器地给出有效的存储器地址到存储器给出有效数据需要的时间址到存储器给出有效数据需要的时间现在学习的是第6页，共47页半
4、导体存储器的主要指标半导体存储器的主要指标易失性易失性指存储器的供电电源断开后，存储指存储器的供电电源断开后，存储器中的内容是否丢失器中的内容是否丢失功功 耗耗半导体存储器在额定工作电压下，半导体存储器在额定工作电压下，外部电源保证它正常工作的前提下所提供外部电源保证它正常工作的前提下所提供的最大电功率称之为功耗的最大电功率称之为功耗 可靠性可靠性指它抵抗干扰，正确完成读指它抵抗干扰，正确完成读/写数写数据的性能据的性能 现在学习的是第7页，共47页5.2 随机存取存储器随机存取存储器RAM地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE
5、 WE CS现在学习的是第8页，共47页存储体存储体每个存储单元具有一个唯一的地址，可存储每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进位（位片结构）或多位（字片结构）二进制数据制数据存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元数存储单元的位数存储单元的位数 M：芯片的地址线根数：芯片的地址线根数 N：芯片的数据线根数：芯片的数据线根数 现在学习的是第9页，共47页地址译码电路地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710
6、列译码列译码A3A4A501764个单元个单元单译码双译码(显著减少驱动电路数目)现在学习的是第10页，共47页单译码结构单译码结构现在学习的是第11页，共47页双译码方式双译码方式现在学习的是第12页，共47页片选和读写控制逻辑片选和读写控制逻辑片选端片选端CS*或或CE*有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作输出输出OE*（或（或RD*）控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线该控制端对应系统的读控制线写写WE*（或（或WR*）控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中该控制端对应系统
7、的写控制线该控制端对应系统的写控制线现在学习的是第13页，共47页片选和读写控制逻辑片选和读写控制逻辑操 作 1 无操作 0 0 1RAMCPU操作 0 1 0CPURAM操作 0 0 0非法 0 1 1无操作 现在学习的是第14页，共47页存储器芯片的存储器芯片的I/O控制控制现在学习的是第15页，共47页静态静态RAM静态随机存取存储器静态随机存取存储器SRAM的基本存储单元一般的基本存储单元一般由六管静态存储电路构成，由六管静态存储电路构成，集成度较低，功耗较大，无集成度较低，功耗较大，无需刷新电路，由于存取速度需刷新电路，由于存取速度快，一般用作高档微机中的快，一般用作高档微机中的高速
8、缓冲存储器高速缓冲存储器 现在学习的是第16页，共47页Intel 6264的引脚图和内部结构的引脚图和内部结构现在学习的是第17页，共47页Intel 6264的工作方式的工作方式方式 操 作 0 0 0 非法 不允许WE与OE同时为低电平 0 1 0 读出 从RAM中读出数据 0 0 1 写入 将数据写入RAM中 0 1 1 选中 6264内部I/O三态门均处于高阻 1 未选中 6264内部I/O三态门均处于高阻 现在学习的是第18页，共47页SARM读时序读时序现在学习的是第19页，共47页SARM读时序读时序tRC:读周期时间读周期时间 tAA:地址有效到数据出现到外部数据线上的时间地
9、址有效到数据出现到外部数据线上的时间 tOR:OE*结束后地址应保持的时间结束后地址应保持的时间 tRP:读信号有效的时间读信号有效的时间 tOE:OE*有效到数据出现在外部数据线上的时间有效到数据出现在外部数据线上的时间 tCW:片号信号有效的宽度片号信号有效的宽度tACE:CE*有效到数据出现在外部数据线上的时间有效到数据出现在外部数据线上的时间tRH:地址无效后数据应保持的时间地址无效后数据应保持的时间 tOH:OE*结束后数据应保持的时间结束后数据应保持的时间 现在学习的是第20页，共47页SRAM写时序写时序现在学习的是第21页，共47页SRAM写时序写时序TWC:写周期时间写周期时
10、间 tAW:地址有效到片选信号失效的间隔时间地址有效到片选信号失效的间隔时间 TWB:写信号撤销后地址应保持的时间写信号撤销后地址应保持的时间 TCW:片选信号有效宽度片选信号有效宽度 TAS:地址有效到地址有效到WE*WE*最早有效时间最早有效时间tWP:写信号有效时间写信号有效时间 TWHZ:写信号有效到写入数据有效所允许的最大时间写信号有效到写入数据有效所允许的最大时间 TDW:写信号结束之前写入数据有效的最小时间写信号结束之前写入数据有效的最小时间 TDH:写信号结束之后写入数据应保持的时间写信号结束之后写入数据应保持的时间 现在学习的是第22页，共47页动态动态RAMDRAM的基本存
11、储单元是单个的基本存储单元是单个场效应管及其极间电容，必须场效应管及其极间电容，必须配备配备“读出再生放大电路读出再生放大电路”进进行刷新，每次同时对一行的存行刷新，每次同时对一行的存储单元进行刷新储单元进行刷新DRAM一般采用一般采用“位结构位结构”存储体：存储体：每个存储单元存放一位每个存储单元存放一位需要需要8个存储芯片构成一个字节单个存储芯片构成一个字节单元元每个字节存储单元具有一个地址每个字节存储单元具有一个地址现在学习的是第23页，共47页动态动态RAM的举例的举例Intel 2164现在学习的是第24页，共47页高速高速RAMFPM DRAMFPM DRAM（Fast Page
12、Mode DRAMFast Page Mode DRAM，快速页面模式内存），快速页面模式内存）把把连连续续的的内内存存块块以以页页的的形形式式来来处处理理。即即CPUCPU所所要要读读取取的的数数据据是是在在相同的页面内时，相同的页面内时，CPUCPU只要送出一个行地址信号。只要送出一个行地址信号。EDO DRAMEDO DRAM（Extended Data Out DRAM,Extended Data Out DRAM,扩展数据输出内存）扩展数据输出内存）和和FPMFPM的的基基本本制制造造技技术术相相同同，在在缓缓冲冲电电路路上上有有所所差差别别，在在本本周周期的数据传送尚未完成时，可进
13、行下一周期的传送。期的数据传送尚未完成时，可进行下一周期的传送。SDRAMSDRAM（Synchronous Burst DRAM,Synchronous Burst DRAM,同步突发内存）同步突发内存）与与CPUCPU使用相同的时钟信号使用相同的时钟信号采采用用了了多多体体存存储储器器结结构构，有有两两个个存存储储阵阵列列，一一个个被被CPUCPU读读取取数数据据时时，另另一一个个已已经做好被读取的准备，两者相互自动切换。经做好被读取的准备，两者相互自动切换。支支持持突突发发模模式式，当当第第一一个个列列地地址址输输入入后后，自自动动产产生生下下面面若若干干连连续续的的列列地地址址现在学习
14、的是第25页，共47页高速高速RAMDDRDDR（Double Data Rate,Double Data Rate,双倍数据速率）双倍数据速率）SDRAMSDRAM传传统统的的SDRAMSDRAM内内存存只只在在时时钟钟周周期期的的上上升升沿沿传传输输指指令令、地地址址和和数数据据，而而DDR DDR SDRAMSDRAM内内存存的的数数据据线线有有特特殊殊的的电电路路，可以让它在时钟的上下沿都传输数据。可以让它在时钟的上下沿都传输数据。DRDRAMDRDRAM（Direct Rambus DRAMDirect Rambus DRAM）DRDRAMDRDRAM的的接接口口工工作作频频率率为为
15、400400MHzMHz，由由于于它它能能在在时时钟钟信信号号的的上上升升沿沿和和下下降降沿沿各各传传输输一一次次数数据据，因因此此数数据据传传输输的的频频率率实实际际上上为为800800MHzMHz，其其峰峰值值传传输输速速率率可可以以达达到到1.61.6GB/sGB/s现在学习的是第26页，共47页5.3 只读存储器只读存储器ROM掩膜式只读存储器掩膜式只读存储器ROM由由MOS管组成掩膜式只读存储器的结构图如图管组成掩膜式只读存储器的结构图如图5-10所示所示现在学习的是第27页，共47页可编程只读存储器可编程只读存储器PROM可编程只读存储器可编程只读存储器PROM工作原理是存储阵列除
16、了三极管之外，还工作原理是存储阵列除了三极管之外，还有熔点较低的连线（熔断丝）串接在每只存储三极管的某一电极上，有熔点较低的连线（熔断丝）串接在每只存储三极管的某一电极上，例如发射极，编程写入时，外加比工作电压高的编程电压，根据需例如发射极，编程写入时，外加比工作电压高的编程电压，根据需要使某些存储三极管通电，由于此时电流比正常工作电流大，于是要使某些存储三极管通电，由于此时电流比正常工作电流大，于是熔断丝熔断开路，一旦开路之后就无法恢复连通状态，所以只能编熔断丝熔断开路，一旦开路之后就无法恢复连通状态，所以只能编程一次。程一次。现在学习的是第28页，共47页可擦除可编程只读存储器可擦除可编程
17、只读存储器EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息使用专门的编程器（烧写器）进行编程使用专门的编程器（烧写器）进行编程编程后，应该贴上不透光封条编程后，应该贴上不透光封条未编程前，每个基本存储单元都是信息未编程前，每个基本存储单元都是信息1编程就是将某些单元写入信息编程就是将某些单元写入信息0现在学习的是第29页，共47页电擦除只读存储器电擦除只读存储器EEPROM用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）和编程一次完成）有字节擦写
18、、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法并行并行EEPROM：多位同时进行：多位同时进行串行串行EEPROM：只有一位数据线：只有一位数据线3.3 伪操作命令伪操作命令现在学习的是第30页，共47页闪烁存储器（闪烁存储器（Flash Memory）闪烁存储器也称快速擦写存储器，属于闪烁存储器也称快速擦写存储器，属于EEPROM类型，又称类型，又称Flash ROM，性能优，性能优于普通于普通EEPROM。内部存储信息在不加电的情况下保持内部存储信息在不加电的情况下保持10年左年左右右可以用比较快的速度将信息擦除以后重写，可以用比较快的速度将信息擦除以后重写，反复擦写达几十万次，可
19、以实现分块擦除和反复擦写达几十万次，可以实现分块擦除和重写。重写。现在学习的是第31页，共47页闪烁存储器（闪烁存储器（Flash Memory）现在学习的是第32页，共47页5.4 存储器连接与扩充存储器连接与扩充存储器芯片选择存储器芯片选择类型选择类型选择存储器芯片与存储器芯片与CPU的时序配合的时序配合为了使为了使CPUCPU能与不同速度的存储器相连接，一种常用的方法是能与不同速度的存储器相连接，一种常用的方法是使用使用“等待申请等待申请”信号。该方法是在信号。该方法是在CPUCPU设计时设置一条设计时设置一条“等待申请等待申请”输入线。输入线。若与若与CPUCPU连接的存储器速度较慢，
20、使连接的存储器速度较慢，使CPUCPU在规定的的读在规定的的读/写周写周期内不能完成读期内不能完成读/写操作，则在写操作，则在CPUCPU执行访问存储器指令时，由执行访问存储器指令时，由等待信号发生器向等待信号发生器向CPUCPU发出发出“等待申请等待申请”信号，使信号，使CPUCPU在正常在正常的读的读/写周期之外再插入一个或几个等待周期写周期之外再插入一个或几个等待周期TwTw，以便通过改，以便通过改变指令的时钟周期数使系统速度变慢，从而达到与慢速存变指令的时钟周期数使系统速度变慢，从而达到与慢速存储器匹配的目的储器匹配的目的现在学习的是第33页，共47页存储器容量扩充存储器容量扩充位数扩
21、充位数扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE现在学习的是第34页，共47页存储器容量扩充存储器容量扩充单元数扩充单元数扩充片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000现在学习的是第35页，共47页5.5 8088系统与存储器的连接系统与存储器的连接锁存器：74LS373i8282/8283（双向）缓冲器74LS245i8286/8287现在学习的是第36页，共47页地址译码地址译码全译码法全译码法部分译码法部分译码法线选
22、法线选法现在学习的是第37页，共47页全译码法全译码法全全译译码码法法是是指指将将地地址址总总线线中中除除片片内内地地址址以以外外的的全全部部高位地址接到译码器的输入端参与译码。高位地址接到译码器的输入端参与译码。采采用用全全译译码码法法，每每个个存存储储单单元元的的地地址址都都是是唯唯一一的的，不不存在地址重叠，但译码电路较复杂，连线也较多。存在地址重叠，但译码电路较复杂，连线也较多。全全译译码码法法可可以以提提供供对对全全部部存存储储空空间间的的寻寻址址能能力力。当当存存储储器器容容量量小小于于可可寻寻址址的的存存储储空空间间时时，可可从从译译码码器器输输出出线线中中选选出出连连续续的的几
23、几根根作作为为片片选选控控制制，多多余余的的令令其其空空闲闲，以以便便需要时扩充需要时扩充现在学习的是第38页，共47页全译码法全译码法A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A11A 15A0A 10IO/MWRD7D 05:32译码器CPU313010611661166116611623现在学习的是第39页，共47页全译码法全译码法现在学习的是第40页，共47页部分译码法部分译码法部分译码法是将高位地址线中的一部分（而不是全部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。部）进行译码，产
24、生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。线选法地址线又不够用的情况。采用部分译码法时，由于未参加译码的高位地址与存采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。储器地址无关，因此存在地址重叠问题。当选用不同的高位地址线进行部分译码时，其译码当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。对应的地址空间不同。现在学习的是第41页，共47页部分译码法部分译码法A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A0
25、 A10CSWED7 D0A14A 15A0A 10IO/MWRD7D 02:4译码器CPU10611661166116611623现在学习的是第42页，共47页部分译码法部分译码法现在学习的是第43页，共47页线选法线选法线线选选法法是是指指高高位位地地址址线线不不经经过过译译码码，直直接接作作为为存存储储芯芯片片的片选信号。的片选信号。每每根根高高位位地地址址线线接接一一块块芯芯片片，用用低低位位地地址址线线实实现现片片内内寻址。寻址。线线选选法法的的优优点点是是结结构构简简单单，缺缺点点是是地地址址空空间间浪浪费费大大，整整个个存存储储器器地地址址空空间间不不连连续续，而而且且由由于于部部分分地地址址线线未未参参加加译码，还会出现地址重叠译码，还会出现地址重叠现在学习的是第44页，共47页线选法线选法A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A11A0A 10IO/MWRD7D 0CPU6116611661166116A12A13A14现在学习的是第45页，共47页线选法线选法现在学习的是第46页，共47页作业作业5-5，5-6，5-7现在学习的是第47页，共47页