《华南农业大学2023年秋季计算机组成原理试卷+答案(A卷).docx》由会员分享，可在线阅读，更多相关《华南农业大学2023年秋季计算机组成原理试卷+答案(A卷).docx（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、华南农业大学期末考试试卷A 卷2022 学年第一学期考试科目：计算机组成原理考试类型：闭卷考试时间：120分钟学号_姓名 年级专业 题号得分评阅人一二三四总分一选择题以下每题有且仅有一个正确答案，每题 2 分，共 20 分1. 以下不属于计算机科学奠基人冯诺伊曼思想的是。A. 存储程序B. 二进制运算C. 流水线D. 将指令从存储器中逐条取出并执行2. 关于数据表示和编码，以下说法正确的选项是。A. 奇偶校验码是一种功能很强的检错纠错码B. 在计算机中用无符号数来表示内存地址C. 原码、补码和移码的符号编码规章一样D. 用拼音从键盘上敲入汉字时，使用的拼音码是汉字的字模码3. 用户向厂家定做的
2、只读存储器是。A. 掩模ROMB. PROMC. EPROMD. EEPROM4. 有两种cache 地址映射方式，一种命中率最高但比较电路很简单，而另一种比较电路与cache 容量大小无关，适合于大容量cache。则这两种方式应分别为。A. 全相联映射，组相联映射B. 组相联映射，直接映射C. 全相联映射，直接映射D. 段相联映射，组相联映射5. 从主存读入到CPU 的指令和操作数都是先暂存在DR 中，主要是通过区分的。A. 地址B. CPU 周期C. 指令周期D. 操作码6. 以下表达正确的选项是。A. 不同指令的指令周期包含的机器周期数可能不同B. 可用字段译码法表示的微命令必需是相容的
3、C. 指令周期等价于微指令周期D. 节拍脉冲等价于CPU 周期7. 以下状况中，属于流水线中数据相关冲突的是。A. 取操作数和取指令之间B. 由于指令的转移导致流水线断流C. 读后读相关RARD. 写后写相关WAW8. 以下说法错误的选项是。A. 主存和外设统一编址削减了主存的最大可寻址容量B. 硬盘存储器的最小寻址单位是扇区1C. 段式存储治理简洁产生存储碎片D. 对电路故障最敏感的总线仲裁方式是计数器定时查询方式9. 在信息交换方式中，从CPU 接收总线掌握权，数据交换不通过CPU 的是。A. 程序查询B. 程序中断C. DMAD. 通道10. 某显示器区分率为 20481024，灰度级为
4、 256，则刷存储器的容量应为。A. 1MBB. 2MBC. 3MBD. 4MB二填空题以下每空 2 分，共 30 分1. 设x补= 1.0011, y = - 11 ，则x + y=16补 ，结果不正确，由于产生了 溢，假设用变形补码法进展溢出检测，规章为。在一位BCD 码加法器单元中，假设直接相加，有时结果不正确，需要修正，修正规章为。2. 在 DRAM 的三种刷方式中，用在读写存储器上的时间最少的是。3. 某承受穿插方式编址的存储器容量为32 字，存储模块数为 4，存储周期为 200ns，总线传送周期为50ns，某程序需要连续读出地址为 10001011 的 4 个字，则所需时间为_ 。
5、4. 主存有 256 个数据块编号为 0255，cache 有 8 行编号为 07，现承受 2 路组相联地址映射方式，则第 202 号数据块可映射到cache 的第行。5. 不明显地给出操作数地址，而通常隐含在指令中的存放器是 。在二地址格式的指令中，执行最快的是型。6. 由于RISC 机器的指令条数、格式和寻址方式都很少，所以可承受硬布线掌握器，它的速度比微程序掌握器要 。7. 某CPU 微程序掌握器控存容量为 51220 位，需要分别依据OP 字段和ZF 条件码进展分支转移，则P 字段和后继地址字段应分别为和_ 位。地址转移规律模块的作用是。8. 链式查询方式的主要缺点是，离中心仲裁器越远
6、的设备，获得总线掌握权的几率就越_ 。9. 在激光打印机中，外表涂有一层感光材料，让激光束扫描的设备是_ 。三解答题共 28 分1. 10 分简述计算机浮点数减法运算的根本步骤，并计算x - y 。设浮点数阶码为 4 位补码，含阶符，尾数为 7 位补码，含数符， x = 2-011 0.100101, y = 2-010 (-0.011110) 。OPIXD2. 9 分某机器字长为 16 位，存储器按字编址，访内存指令格式如下，其中OP 是操作码，I 为间接寻址特征位，X 定义寻址方式，D 为形式地址。设PC 和R 分别为程序计数器和基址存放器。15111098 70指出该指令的类型，并分别写
7、出间接寻址、相对寻址和基址寻址时，有效地址EA 的计算表达式。3. 9 分某指令流水线有取指IF、译码ID、执行EX、访存MEM和写回存放器堆WB5 个过程段，各功能段所用的时间分别为100ns、80ns、90ns、100ns 和 50ns。今有 20 条指令流过此流水线，试求流水线的时钟周期和加速比。四综合题共 22 分1. 12 分某 16 位机器的地址总线为 14 条，现有 4K8 的存储芯片和各种译码器假设干。1） 数据存放器DR 需多少位？2） 欲构造最大主存空间，总共需要多少块芯片，如何连接？3） 假设最高 2K 的地址空间不用，又该如何连接？可选用门电路2. 10 分阅读材料并答
8、复以下问题。Pentium CPU 有 9 种寻址方式和 191 条指令且指令长度非固定，有U、V 两条指令流水线，承受两级cache 构造，CPU 内部的L1 级和外部的L2 级，L1 级容量为 16KB，并分设成各 8KB 的指令cache 和数据cache，指令cache 以单端口向指令预取缓冲器供给超长指令字，而数据cache 是双端口可读可写的。CPU 内还含有掌握ROM 存储器。1） Pentium CPU 是 RISC 还是 CISC 构造，为什么？2） 承受了U、V 两条指令流水线，这是什么技术？ 3为什么要分设指令cache 和数据cache 而不是用同一个cache？ 4承
9、受双端口构造有什么好处？5掌握ROM 存储器是做什么用的？华南农业大学期末考试答案A 卷2022 学年第一学期考试科目：计算机组成原理考试类型：闭卷考试时间：120分钟五选择题以下每题有且仅有一个正确答案，每题 2 分，共 20 分12345678910CBACBADDCB六填空题以下每空 2 分，共 30 分1. 0.1000，下，两符号位相异则溢出 01 上溢 10 下溢， 当两个十进制数之和大于 9 时，需要加上 0110或 62. 分散式3 350ns44 或 55. 累加器AC，RR6. 快72，9，依据分支条件形成的微地址8. 小9. 硒鼓七解答题共 28 分1比较阶码并对阶，尾数
10、加减，结果规格化，舍入处理x= 1101，0.100101浮 y= 1110，1.100010浮比较阶码：DE = E- Exy对阶：= 1101+ 0010 = -1 0x= 1110，0.0100101浮尾数相减：M- Mxy= 00.0100101 + 00.011110 = 00.1100001，无需规格化处理舍入处理：x - y = 2-010 0.1100012单字长一地址指令间接EA=D，相对EA=PCD，基址EA=RD3 T=max100，80，90，100，50=100ns S=205)/20+5-1)=25/6八综合题共 22 分1116 位2共 8 块，字位同时扩展，字向用 2：4 译码器进展4 扩展，位向通过地址并接2 扩展3Y A7112接字扩展中最高地址的那块芯片的片选端，其它芯片同2接法1是 CISC 构造，寻址方式和指令条数都很多，而且指令长度不固定。2超标量技术3可使指令预取和数据读写无冲突地同时完成。4可对数据cache 同时读写，提高了存取速度。5作为微程序掌握器的一局部，存放微指令代码。