《数字电子技术 05A第五章 时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数字电子技术 05A第五章 时序逻辑电路.ppt（123页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第五章第五章 时序逻辑电路时序逻辑电路数字电路数字电路可分为可分为两两大类：大类：组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路（1 1）不具备记忆能力。）不具备记忆能力。（2 2）电路的输出仅仅与当时）电路的输出仅仅与当时 的输入有关。的输入有关。（1 1）具有记忆能力（有存储）具有记忆能力（有存储 元件）。元件）。（2 2）电路的输出不仅与当时）电路的输出不仅与当时 的输入有关，而且还与的输入有关，而且还与 电路原来的状态有关。电路原来的状态有关。5.1 5.1 时序逻辑电路的基本概念时序逻辑电路的基本概念5.1.1 5.1.1 时序逻辑电路的基本结构和特点时序逻辑电路的基本结构和特点组
2、合逻辑组合逻辑电路电路存储电路存储电路Z1ZjY1YrQ1QrX1Xi输输入入信信号号输输出出信信号号存存储储电电路路的的输输入入存存储储电电路路的的输输出出电路中至电路中至少存在一少存在一个反馈回个反馈回路，时序路，时序逻辑电路逻辑电路的输出由的输出由电路的输电路的输入和电路入和电路原来的状原来的状态共同决态共同决定。定。时序电路由组合电路和存储电路两部分组成时序电路由组合电路和存储电路两部分组成逻辑关系：逻辑关系：X(X1，Xi)Q(Q1，Qr)Y(Y1，Yr)Z(Z1，Zj)Z ZF F1 1(X(X，QQn n)-)-输出方程输出方程 Y YF F2 2(X(X，QQn n)-)-驱动
3、方程驱动方程QQn+1n+1F F3 3(Y(Y，QQn n)-)-状态方程状态方程各信号之间的逻辑关系可表示为：各信号之间的逻辑关系可表示为：5.1.2 5.1.2 时序逻辑电路的分类时序逻辑电路的分类1 1、按触发器动作特点：、按触发器动作特点：同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路所有触发器的时钟为所有触发器的时钟为同一脉冲源，同一脉冲源，所有触发所有触发器状态变化与器状态变化与CPCP同时进行，例：同时进行，例：所有触发器的时钟所有触发器的时钟不为同一脉冲源，不为同一脉冲源，所有触所有触发器状态变化不与发器状态变化不与CPCP同时进行，例：同时进行，例：2 2
4、、按输出信号的特点：、按输出信号的特点：MooreMoore型：型：MealyMealy型：型：输出信号不仅取决于存贮电路的状态，还取决于输输出信号不仅取决于存贮电路的状态，还取决于输入变量入变量 输出信号仅仅取决于存贮电路的状态输出信号仅仅取决于存贮电路的状态 5.1.3 5.1.3 时序逻辑电路功能的描述方法时序逻辑电路功能的描述方法1.1.逻辑方程式逻辑方程式 描述方法一般有四种：逻辑方程式、状态表、状态图、时序图描述方法一般有四种：逻辑方程式、状态表、状态图、时序图Z ZF F1 1(X(X，QQn n)-)-输出方程输出方程 Y YF F2 2(X(X，QQn n)-)-驱动方程驱动
5、方程QQn+1n+1F F3 3(Y(Y，QQn n)-)-状态方程状态方程2 2、状态表、状态表 现态现态X X输入输入次态次态/输输出出Q Qn+1n+1/Z/ZQQn n现态现态X X输入输入Q Qn n次态次态输出输出注注时钟条件时钟条件Q Qn+1n+1Z Z 状态表是反映时序逻辑电路的输出状态表是反映时序逻辑电路的输出Z Z、输入输入X X、次态次态QQn+1n+1以及现以及现态态 QQn n 之间的对应取值关系的表格。之间的对应取值关系的表格。读作：处在现态读作：处在现态 QQn n 的时序逻辑电路，当输入为的时序逻辑电路，当输入为X X时，该电路时，该电路将进入输出为将进入输出
6、为Z Z的次态的次态QQn+1n+1。3 3、状态图、状态图 状态图是反映时序逻辑电路状态转换规律及相应输入、输出取值关状态图是反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形系的图形Q1Q0X/Z00011/00/11/10/0 该图表示该图表示QQ1 1QQ0 0的状态转换情况，斜线上方是输入信号的状态转换情况，斜线上方是输入信号X X，斜线下方斜线下方是输出信号是输出信号Z Z，连线及箭头表示转换的方向。连线及箭头表示转换的方向。4 4、时序图、时序图 0001000101110 0 0 01 1 1 1000111010100 能直观地描述电路输入信号、输出信号以及能直观地描
7、述电路输入信号、输出信号以及CP,CP,在时间上的对应在时间上的对应关系，也称为波形图。关系，也称为波形图。5.2 5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法分析步骤分析步骤:4.4.确定和说明电路的逻辑功能确定和说明电路的逻辑功能1.1.根据给定的时序逻辑电路，写出各触发器的驱动方程和根据给定的时序逻辑电路，写出各触发器的驱动方程和 时序逻辑电路的时钟方程和输出方程时序逻辑电路的时钟方程和输出方程2.2.将驱动方程代入相应触发器的特性方程，求出触发器的将驱动方程代入相应触发器的特性方程，求出触发器的 次态方程（也称状态方程）次态方程（也称状态方程）3.3.根据状态方程和输出方程，列
8、出状态转换表、画出状态根据状态方程和输出方程，列出状态转换表、画出状态 图或时序图图或时序图找出电路输出状态在输入变量和时钟信号作用下的变找出电路输出状态在输入变量和时钟信号作用下的变化规律化规律分析目的：分析目的：先介绍相对简单的先介绍相对简单的MooreMoore型时序逻辑电路，再介绍相对复杂的型时序逻辑电路，再介绍相对复杂的MealyMealy型时序逻辑电路型时序逻辑电路所以，属所以，属MooreMoore型型 例例1 1 试分析下图所示时序电路的逻辑功能。试分析下图所示时序电路的逻辑功能。解：解：由电路图可知，此为同步时序逻辑电路，无输入信号由电路图可知，此为同步时序逻辑电路，无输入信
9、号1.1.写出各触发器的驱动方程和输出方程。写出各触发器的驱动方程和输出方程。Y21JC11K1JC11KCPY1Q1Q2输出方程：输出方程：驱动方程：驱动方程：得：得：2.2.将驱动方程代入将驱动方程代入JKFFJKFF的特性方程，求的特性方程，求JKFFJKFF的的次态方程的的次态方程JKFFJKFF的特性方程：的特性方程：3.3.列状态表，画状态图和时序图列状态表，画状态图和时序图现现 态态触发器输入触发器输入次次 态态J2 K2 J1 K1 代入法。将代入法。将 代代入特性方程，得到入特性方程，得到再将再将0101代入得代入得1010列表有两种方法：列表有两种方法：列出所有列出所有FF
10、FF的输入状态，的输入状态，根据根据FFFF功能可得次态。功能可得次态。010111001111111101001000J1=Q2 K1=1J2=Q1 K2=1 00011011画状态图和时序图画状态图和时序图000110Q2Q14.4.由状态图和时序图可确定：由状态图和时序图可确定：该时序电路为该时序电路为同步三进制计数器。同步三进制计数器。例例2 2：试分析下图所示时序电路的逻辑功能：试分析下图所示时序电路的逻辑功能解：解：（1 1）列方程：）列方程：CPCP方程：方程：输出方程：输出方程：CPCP1 1=CP=CP2 2=CP=CP3 3=CP=CP 故为同步时序电路故为同步时序电路 驱
11、动方程：驱动方程：F=QF=Q3 3n nQQ1 1n n（注意：输出方程是有关现态的方程，（注意：输出方程是有关现态的方程，而不是有关次态的方程）而不是有关次态的方程）驱动方程：驱动方程：（注意：驱动方程很重要，它直接影响下面的计算）（注意：驱动方程很重要，它直接影响下面的计算）（2 2）求状态方程：）求状态方程：图中图中3 3个触发器均为个触发器均为JKJK型触发器，其特性方程为型触发器，其特性方程为将驱动方程代入特性方程即得相应得状态方程为：将驱动方程代入特性方程即得相应得状态方程为：（3 3）计算）计算依次假设电路得现在状态为依次假设电路得现在状态为QQ3 3n nQQ2 2n nQQ
12、1 1n n，代入状态方程和输出方程，代入状态方程和输出方程进行计算，求出相应得次态和输出进行计算，求出相应得次态和输出结果可用状态表或状态激励表来表示结果可用状态表或状态激励表来表示状态方程简单时用状态表求，如状态方程复杂，则略过第二步，直状态方程简单时用状态表求，如状态方程复杂，则略过第二步，直接进入第三步，用状态激励表进行计算接进入第三步，用状态激励表进行计算状态表如下：状态表如下：F=QF=Q3 3n nQQ1 1n n时钟时钟现态现态次态次态输出输出12345612CPFQ1n+1Q2n+1Q3n+1Q1nQ2nQ3n000000000000000001111111111111000
13、00000000000011111111111若用状态激励表表示，则其表如下：若用状态激励表表示，则其表如下：F=QF=Q3 3n nQQ1 1n n时钟时钟状态状态驱动驱动输出输出12345612CPFJ3Q1Q2Q3000000000000001111111111111000000100K3K2K1J2J1信号信号00000000011000011000011000011111111111111111101010101110（4 4）画状态图和时序图）画状态图和时序图Q3Q2Q1/F000101111110100011010001/0/1/0/0/0/0/0/1时序图：时序图：CPCP1
14、12 23 34 45 56 6Q Q1 1Q Q2 2Q Q3 3F F（5 5）检查电路能否自启动）检查电路能否自启动有效状态有效状态在时序电路中，凡是被利用了的状态，都叫有效状态在时序电路中，凡是被利用了的状态，都叫有效状态比如本题中的比如本题中的000101000101这这6 6个状态个状态无效状态无效状态在时序电路中，凡是没有利用的状态，都叫无效状态在时序电路中，凡是没有利用的状态，都叫无效状态比如本题中的比如本题中的110110和和111111这这2 2个状态个状态有效循环有效循环在时序电路中，凡是有效状态形成的循环，称为在时序电路中，凡是有效状态形成的循环，称为 无效循环无效循环
15、在时序电路中，凡是无效状态形成的循环，称为在时序电路中，凡是无效状态形成的循环，称为 能自启动能自启动若无效状态若无效状态没有没有形成循环，这样的时序电路称为能自形成循环，这样的时序电路称为能自启动的时序电路启动的时序电路不能自启动不能自启动若有无效状态存在，且它们之间形成了循环，这样的若有无效状态存在，且它们之间形成了循环，这样的时序电路称为能自启动的时序电路时序电路称为能自启动的时序电路 在不能自启动的时序电路中，一旦因某种原因（如干扰）而落入了无在不能自启动的时序电路中，一旦因某种原因（如干扰）而落入了无效循环，就再也回不到有效状态了，当然，要正常工作也就不再可能。效循环，就再也回不到有
16、效状态了，当然，要正常工作也就不再可能。因此，不论是分析还是设计时序电路，都要检查自启动，如果不能自因此，不论是分析还是设计时序电路，都要检查自启动，如果不能自启动，则要修改电路使之能够自启。启动，则要修改电路使之能够自启。Q3Q2Q1/F000101111110100011010001/0/1/0/0/0/0/0/1 从状态图可以看出，每从状态图可以看出，每加入六个时钟脉冲以后，电加入六个时钟脉冲以后，电路的状态就循环变化一次。路的状态就循环变化一次。可见这个电路具有对时钟可见这个电路具有对时钟脉冲信号进行计数的功能，故脉冲信号进行计数的功能，故这是一个六进制的计数器。这是一个六进制的计数器
17、。再由状态图可看出，对于无效状态再由状态图可看出，对于无效状态110110和和111111没有形成循环，因此该电没有形成循环，因此该电路能够自启动。路能够自启动。综上，可知本题电路是一综上，可知本题电路是一同步的同步的能自启动的能自启动的六进制加法计数器六进制加法计数器。所以，属所以，属MealyMealy型型 例例3 3 试分析下图所示时序电路的逻辑功能。试分析下图所示时序电路的逻辑功能。解：解：由电路图可知，此为同步时序逻辑电路，有输入信号由电路图可知，此为同步时序逻辑电路，有输入信号X X（1 1）写出各触发器的驱动方程和输出方程）写出各触发器的驱动方程和输出方程Y输出方程：输出方程：驱
18、动方程：驱动方程：J2C1K2CPXJ1C1K1 Q1Q2=1&12.2.将驱动方程代入特性方程，求得次态方程将驱动方程代入特性方程，求得次态方程3.3.列状态表，画状态图和时序图列状态表，画状态图和时序图Y =QY =Q2 2n nQ Q1 1n n时钟时钟现态现态次态次态输出输出12341234CPYQ1n+1Q2n+1Q1nQ2nX100100010000000011111111111110000001110001010100输入输入状态图状态图 X=0X=10 00 1/01 1/00 11 0/00 0/01 01 1/00 1/01 10 0/11 0/1时序图或波形图（若题目无特
19、别要求，可不画）时序图或波形图（若题目无特别要求，可不画）X=0X=10 00 1/01 1/00 11 0/00 0/01 01 1/00 1/01 10 0/11 0/1波形可以根据状态转换表、状态转换图或方程画出。波形可以根据状态转换表、状态转换图或方程画出。Z4.4.确定逻辑功能确定逻辑功能X=0时，时，所以，此电路为：所以，此电路为：可控的四进制计数器可控的四进制计数器 X=1时，时，电路进行加电路进行加1计数计数。电路进行减电路进行减1计数计数。例例4 4 分析如图所示电路的逻辑功能。分析如图所示电路的逻辑功能。解：解：（1 1）列方程：）列方程：CPCP方程：方程：输出方程：输出
20、方程：CPCP1 1=CP=CP3 3=CP=CP 故为异步时序电路故为异步时序电路 驱动方程：驱动方程：F=QF=Q3 3n nCPCP2 2=Q=Q1 1 驱动方程：驱动方程：（2 2）求状态方程：）求状态方程：图中图中3 3个触发器均为个触发器均为JKJK型触发器，其特性方程为型触发器，其特性方程为将驱动方程代入特性方程即得相应得状态方程为：将驱动方程代入特性方程即得相应得状态方程为：CPCPQQ1 1CPCP（3 3）计算）计算依次假设电路得现在状态为依次假设电路得现在状态为Q3nQ2nQ1n，代入状态方程和输出方程，代入状态方程和输出方程进行计算，求出相应得次态和输出进行计算，求出相
21、应得次态和输出,结果可用状态激励表来表示结果可用状态激励表来表示CPCPQQ1 1CPCPF=QF=Q3 3n n时钟时钟状态状态驱动驱动输出输出12345001CPFJ3Q1Q2Q300101000000010111110111010000000K3K2K1J2J1信号信号011010101110111001100111110101111111110101111100101111000000（4 4）画状态图和时序图）画状态图和时序图Q3Q2Q1/F000101111110100011010001/1/1/0/0/0/0/1/1时序图：时序图：CPCP1 12 23 34 45 5Q Q1
22、1Q Q2 2F/QF/Q3 3（5 5）逻辑功能）逻辑功能综上，可知本题电路是一综上，可知本题电路是一异步的异步的能自启动的能自启动的五进制加法器五进制加法器。5.3 5.3 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法设计步骤设计步骤:1.1.根据设计要求和给定条件，进行根据设计要求和给定条件，进行逻辑抽象逻辑抽象，得出电路的原始状态转换图，得出电路的原始状态转换图或转换表或转换表找出根据给定逻辑功能要求，选择适当的逻辑器件，设找出根据给定逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序逻辑电路。计出符合要求的时序逻辑电路。设计目的：设计目的：分析给定的逻辑问题，确定输入变量
23、、输出变量及该电路应包含的分析给定的逻辑问题，确定输入变量、输出变量及该电路应包含的状态，并用字母状态，并用字母S0S0、S1S1等表示；等表示；分别以上述状态为现态，考察在每一个可能的输入组合作用下，分别以上述状态为现态，考察在每一个可能的输入组合作用下，应转入哪个状态及相应的输出；应转入哪个状态及相应的输出；2.2.状态化简状态化简-如有等价状态则合并之如有等价状态则合并之 等价状态等价状态在原始状态图中，如有两个或两个以上的状态，在在原始状态图中，如有两个或两个以上的状态，在相同的条相同的条件件下，不仅有下，不仅有相同的输出相同的输出，而且，而且向同一个状态转换向同一个状态转换，则这些状
24、态是等价的，则这些状态是等价的，可以合并。可以合并。如如S2S2和和S3S3状态：状态：原始状态图原始状态图简化状态图简化状态图S0S1S2S30/00/00/00/01/01/01/11/1S0S1S20/01/00/01/00/01/13.3.状态分配（状态编码）状态分配（状态编码）根据电路包含的根据电路包含的MM个状态，确定触发器的类型和数目个状态，确定触发器的类型和数目N N。N N个触发器共有个触发器共有2 2n n种状态组合，种状态组合，取取 2 2n-1n-1MM2 2n n 其次，要给每个电路状态规定对应的触发器状态组合，每组触发器其次，要给每个电路状态规定对应的触发器状态组合
25、，每组触发器的状态组合都是一组二值代码，所以，该过程又称状态编码。的状态组合都是一组二值代码，所以，该过程又称状态编码。4.4.求出电路的状态方程、驱动方程和输出方程求出电路的状态方程、驱动方程和输出方程5.5.根据得到的方程式画出逻辑图根据得到的方程式画出逻辑图6.6.检查设计的电路能否自启动。检查设计的电路能否自启动。例例1 1：设计一个同步十进制加法器设计一个同步十进制加法器解：解：(1)(1)根据题意，建立有效状态的原始状态图。根据题意，建立有效状态的原始状态图。题目要求设计一个十进制加法器，则可得题目要求设计一个十进制加法器，则可得 先分析题目，确定输入变量、输出变量以及电路内部状态
26、间的关先分析题目，确定输入变量、输出变量以及电路内部状态间的关系及有效状态数。系及有效状态数。同步十进制同步十进制加法器加法器输入加法计数脉冲输入加法计数脉冲输出进位信号输出进位信号CPC由于为同步加法器，则有效状态数量为由于为同步加法器，则有效状态数量为1010个个 先建立一个原始状态图先建立一个原始状态图 S0 S5 S7 S4 S3 S2 S1 S6 S8 S9/1/0/0/0/0/0/0/0/0/0(2)(2)选定触发器数目及类型，然后根据题意进行状态编码选定触发器数目及类型，然后根据题意进行状态编码 因有因有1010个有效状态个有效状态2 23 3N=102N=1024 4故选用四个
27、触发器故选用四个触发器触发器可选边沿触发器可选边沿JKJK、边沿、边沿DD（各有优缺点），此处选用（各有优缺点），此处选用JKJK下降沿触发，下降沿触发，确定好触发器以后，就可以根据题意要求进行状态编码。（如要求用循确定好触发器以后，就可以根据题意要求进行状态编码。（如要求用循环码、余环码、余3 3码、码、54215421码或码或84218421码实现）码实现）此处选自然二进制编码：此处选自然二进制编码：0000010101110100001100100001011010001001/1/0/0/0/0/0/0/0/0/0000001110100011000100011000101011100
28、1101/1/0/0/0/0/0/0/0/0/0如选用循环码实现，则状态编码为：如选用循环码实现，则状态编码为：QQ4 4QQ3 3QQ2 2QQ1 1/F/FQQ4 4QQ3 3QQ2 2QQ1 1/C/C(3)(3)求状态方程、输出方程求状态方程、输出方程 用卡诺图求状态方程和输出方程用卡诺图求状态方程和输出方程0001000100100010010001000011001101010101011001101000100001110111100110010000000000000101111110100000010111111010QQ4 4n nQ Q3 3n nQ Q2 2n nQ Q
29、1 1n nQ Q4 4n+1n+1QQ3 3n+1 n+1 Q Q2 2n+1n+1Q Q1 1n+1n+1填写在空格内的为次态填写在空格内的为次态上面是一张总图，分开便可得各位的状态图上面是一张总图，分开便可得各位的状态图0 00 00 00 00 00 01 10 01 10 000000101111110100000010111111010Q Q4 4n nQQ3 3n nQQ2 2n nQ Q1 1n nQQ4 4n+1n+10 00 01 10 01 11 10 01 10 00 000000101111110100000010111111010Q Q4 4n nQ Q3 3n n
30、Q Q2 2n nQ Q1 1n nQ Q3 3n+1n+1在卡诺图化简时，可根据特性方程的要求在卡诺图化简时，可根据特性方程的要求凑出凑出，这样求，这样求J J、K K就更方便一些。就更方便一些。和和0 01 10 01 10 01 10 01 10 00 000000101111110100000010111111010Q Q4 4n nQQ3 3n nQQ2 2n nQ Q1 1n nQQ2 2n+1n+11 10 00 01 11 10 00 01 11 10 000000101111110100000010111111010Q Q4 4n nQ Q3 3n nQ Q2 2n nQ Q
31、1 1n nQ Q1 1n+1n+1输出方程可以直接由状态图观察得出：输出方程可以直接由状态图观察得出：0000010101110100001100100001011010001001/1/0/0/0/0/0/0/0/0/0QQ4 4QQ3 3QQ2 2QQ1 1/F/F当然，也可按常规用卡诺图来求：当然，也可按常规用卡诺图来求：0 00 00 00 00 00 00 00 00 01 100000101111110100000010111111010Q Q4 4n nQ Q3 3n nQ Q2 2n nQ Q1 1n nQ Q4 4n+1n+1(4)(4)求驱动方程、时钟方程求驱动方程、时钟
32、方程 因设计要求加法器为同步因设计要求加法器为同步 故故 CPCP4 4=CP=CP3 3 =CP=CP2 2 =CP=CP1 1 =CP=CP 边沿边沿JK触发器的特性方程为：触发器的特性方程为：将将(3)(3)中求得的中求得的QQi in+1n+1依次和它比较，求出相应的依次和它比较，求出相应的J Ji i，K Ki i，即驱动方程，即驱动方程(5)(5)画逻辑电路图如下：画逻辑电路图如下：(6)(6)检查电路能否自启动检查电路能否自启动 四位触发器共四位触发器共2 24 41616个状态，只用了个状态，只用了1010个，故仍有个，故仍有6 6个为无效状态，依次个为无效状态，依次代入方程可
33、得出：代入方程可得出：QQ4 4n nQ Q3 3n nQ Q2 2n nQ Q1 1n nQ Q4 4n+1n+1Q Q3 3n+1n+1Q Q2 2n+1n+1Q Q1 1n+1n+1F F1 10 01 10 01 10 01 11 10 01 10 01 11 10 01 10 00 01 11 11 10 00 01 11 10 01 10 01 11 10 01 10 01 10 00 01 11 11 11 10 01 11 11 11 10 01 11 11 11 10 00 00 00 01 1完整的状态图如下完整的状态图如下:由图可看出，所有的无效状态，由图可看出，所有的无
34、效状态，没有形成循环，最终都回到了没有形成循环，最终都回到了有效状态。有效状态。0000010101110100001100100001011010001001/1/0/0/0/0/0/0/0/0/0QQ4 4QQ3 3QQ2 2QQ1 1/F/F1111/11101/11011/11110/01100/01010/0故该时序电路能够自启动。故该时序电路能够自启动。思考：思考：如采用边沿如采用边沿DD触发器，该如何实现？触发器，该如何实现？例例2 2：设计一个序列脉冲检测器。输入信号是与时钟脉冲同步的串行数据设计一个序列脉冲检测器。输入信号是与时钟脉冲同步的串行数据X X，输出为输出为Z Z；
35、当连续输入信号当连续输入信号110110时，该电路输出时，该电路输出Z Z为为1 1，否则输出为，否则输出为0 0。解：解：(1)(1)逻辑抽象，得出电路的状态转换图或状态表。逻辑抽象，得出电路的状态转换图或状态表。设：电路收到一个设：电路收到一个0 0的状态为的状态为S S0 0；收到一个收到一个1 1的状态为的状态为S S1 1；收到两个或两个以上的收到两个或两个以上的1 1的状态为的状态为S S2 2；连续收到连续收到110110的状态为的状态为S S3 3。设电路开始处于设电路开始处于S S0 0态，此时若态，此时若X=0X=0 S S1 1态，且态，且Z=0Z=0设电路处于设电路处于
36、S S1 1态，此时若态，此时若X=0X=0X=1X=1设电路处于设电路处于S S2 2态，此时若态，此时若X=0X=0X=1X=1设电路处于设电路处于S S3 3态，此时若态，此时若X=0X=0X=1X=1 原始状态图中，原始状态图中，S S0 0和和S S3 3是等是等价状态，可合并。价状态，可合并。收到一个收到一个0 0收到一个收到一个1 1（2 2）状态化简：）状态化简：S S0 0态，且态，且Z=0Z=0X=1X=1 S S0 0态，且态，且Z=0Z=0 S S2 2态，且态，且Z=0Z=0 S S3 3态，且态，且Z=1Z=1 S S2 2态，且态，且Z=0Z=0 S S0 0态，
37、且态，且Z=0Z=0 S S1 1态，且态，且Z=0Z=0S1S2S30/01/00/01/00/10/01/01/0S0 从该图中得知，电路有三种状态，即从该图中得知，电路有三种状态，即M=3M=3，所以需要两个触发器，所以需要两个触发器，即即N=2N=2；设；设S S0 0=00=00，S S1 1=01=01，S S2 2=11=11，则可得编码形式的状态图，并可则可得编码形式的状态图，并可列出状态表：列出状态表：X0 10 0 0 1 1 1(3)(3)状态分配（状态编码）状态分配（状态编码）00/000/0 00/101/011/0 11/0 (4)(4)确定触发器的类型，并求状态方
38、程，驱动方程和输出方程确定触发器的类型，并求状态方程，驱动方程和输出方程 输输入入现现 态态次态次态输输出出XQ1nQ0nQ1n+1Q0n+1Z000000001000011001100010101110111110 选择选择JKFFJKFF，根据状态表列真值表，然后根据根据状态表列真值表，然后根据JKFFJKFF的驱动表，确定的驱动表，确定JKFF JKFF 的驱动信号的驱动信号FF的的驱动信号驱动信号J1 K1 J0 K00 0 10 1 00 1 11 0 0J=XK=110J=XK=0J=1K=XJ=0K=X分别画出驱动信号分别画出驱动信号J J1 1、K K1 1、J J0 0、K
39、K0 0的卡诺图，并化简的卡诺图，并化简J J1 1=XQ=XQ0 0K K1 1=X=XJ J0 0=X=X K K0 0=X=X求输出方程求输出方程Z=XQZ=XQ1 1J J1 1=XQ=XQ0 0 K K1 1=X=XJ J0 0=X K=X K0 0=X=X输出方程为：输出方程为：Z=XQZ=XQ1 1即驱动方程为：即驱动方程为：(5)(5)画出逻辑电路图画出逻辑电路图 J J1 1=XQ=XQ0 0 K K1 1=X=XJ J0 0=X K=X K0 0=X=XZ=XQZ=XQ1 1（6 6）检查自启动能力）检查自启动能力 当进入无效状态当进入无效状态 10 10 后，检查后，检查
40、能否自启动，将能否自启动，将 10 10 代入代入JKFFJKFF的特的特性方程中：性方程中：所以，当所以，当X=0X=0时，次态为时，次态为0000 X=1 X=1时，次态为时，次态为1111电路的有效状态如图所示：电路的有效状态如图所示：可自启动可自启动10100/1/最后检查输出：最后检查输出：Z=XQZ=XQ1 1 为了避免输出信号出现错误，化为了避免输出信号出现错误，化简时，一般不将任意项画在包围圈简时，一般不将任意项画在包围圈内。内。当当X=1X=1时，时，Z=0Z=0 当当X=0X=0时，时，Z=QZ=Q1 1，若进入无效状态若进入无效状态QQ1 1QQ0 0=10=10时，时，
41、Z=1Z=1显然与题意不符，所显然与题意不符，所 以需要对输出方程作适当修改以需要对输出方程作适当修改Z=XQZ=XQ1 1Z=XQZ=XQ1 1QQ0 0 (7)(7)修改后的逻辑图修改后的逻辑图 Z=XQZ=XQ1 1Z=XQZ=XQ1 1QQ0 05.4 5.4 计计 数数 器器 计数器是应用最广泛的逻辑部件之一，它不仅用于计数器是应用最广泛的逻辑部件之一，它不仅用于时钟脉冲计数，还用于定时分频、产生节拍脉冲以及数时钟脉冲计数，还用于定时分频、产生节拍脉冲以及数字运算等。字运算等。所谓计数，就是指记忆输入脉冲的个数，能实现计所谓计数，就是指记忆输入脉冲的个数，能实现计数功能的操作电路称之
42、为计数器。数功能的操作电路称之为计数器。5.4.1 5.4.1 计数器的概念及分类计数器的概念及分类一、计数器的分类一、计数器的分类同步同步按数值增减按数值增减趋势趋势加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器按按FFFF状态状态更新时刻或更新时刻或计数脉冲引计数脉冲引入方式入方式异步异步-所有FF的状态同时更新，共用一个CP-所有FF的状态不同时更新，不共用一个CP-在加/减控制端的控制下，做加减计数按状态变量按状态变量使用的编码使用的编码二进制计数器二进制计数器 BinaryBinary二二-十进制计数器十进制计数器 BCDBCDN N 进制计数器进制计数器 Anothe
43、rAnother 二进制计数器是按二进制的规则进行计数的，二进制计数器是按二进制的规则进行计数的，n n位二进制位二进制计计数器即数器即2 2n n进制进制计数器，其有效循环中的有效状态数是计数器，其有效循环中的有效状态数是2 2n n。例如：。例如：00010111110001101000111005743216 三位二进制计数器（八进制计数器）三位二进制计数器（八进制计数器）0000010101110100001100100001011010001001/1/0/0/0/0/0/0/0/0/00000011101000110001000110001010111001101/1/0/0/0/
44、0/0/0/0/0/0自然二进制码排列的加法计数器：自然二进制码排列的加法计数器：循环码排列的加法计数器：循环码排列的加法计数器：5.4.2 5.4.2 二进制计数器的设计二进制计数器的设计分析设计方法：分析设计方法：(1)(1)分析计数状态表，观察找各触发器状分析计数状态表，观察找各触发器状 态翻转的规律态翻转的规律;(2)(2)根据所用触发器确定电路连线。根据所用触发器确定电路连线。一、异步二进制计数器的设计一、异步二进制计数器的设计（以三位二进制为例）（以三位二进制为例）1.1.加计数器设计加计数器设计态序态序QQ2 2QQ1 1QQ0 00 00 00 00 01 10 00 01 1
45、2 20 01 10 03 30 01 11 14 41 10 00 05 51 10 01 16 61 11 10 07 71 11 11 18 80 00 00 0(1)(1)列计数状态表：列计数状态表：分析：分析：F F2 2 计数翻转，计数翻转，CPCP2 2 QQ1 1(10)(10)，用用T T触发器触发器 清零清零 F F0 0 计数翻转，计数翻转，CPCP0 0计数输入计数输入CPCP，用用T T触发器。触发器。F F1 1 计数翻转，计数翻转，CPCP1 1 QQ0 0(10)(10)，用用T T触发器。触发器。(2)(2)规律：规律：JKJK触发器：触发器：CP CP 有效
46、有效，CPCPi i =Q=Qi-1i-1DD触发器：触发器：CP CP 有效，有效，CPCPi i=Q=Qi-1i-1最低位触发器最低位触发器:CPCP:CPCP0 0，计翻；计翻；其他触发器其他触发器 ：只在相邻低位：只在相邻低位QQ (由由10)10)，有有CP,CP,计翻。计翻。由由JKJK触发器构触发器构成成T T触发器。触发器。由由D D触发器构触发器构成成T T触发器。触发器。(3)(3)逻辑电路逻辑电路CPQ0Q1Q2Q3 从时序图可以看出，若计数输入脉冲频率为从时序图可以看出，若计数输入脉冲频率为 f f0 0，则则QQ0 0、QQ 1 1、QQ2 2、QQ3 3端输出脉冲的
47、频率依次为端输出脉冲的频率依次为f f0 0 /2/2、f f0 0/4/4、f f0 0/8/8、f f0 0/16/16，即为计数器的分频功即为计数器的分频功能。能。10000100110000101010011011100001100111110000(4)(4)时序图时序图(本图为四个触发器输出的情况本图为四个触发器输出的情况)1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 162.2.减计数器设计减计数器设计态序态序QQ2 2QQ1 1QQ0 00 00 00 00 01 11 11 11 12 21 11 10 03 31 10 01 14 41 10 00
48、 05 50 01 11 16 60 01 10 07 70 00 01 18 80 00 00 0(1)(1)列计数状态表：列计数状态表：分析：分析：F F2 2 计数翻转，计数翻转，CPCP2 2 QQ1 1(01)(01)，用用T T触发器触发器 清零清零 F F0 0 计数翻转，计数翻转，CPCP0 0计数输入计数输入CPCP，用用T T触发器。触发器。F F1 1 计数翻转，计数翻转，CPCP1 1 QQ0 0(01)(01)，用用T T触发器。触发器。(2)(2)规律：规律：DD触发器：触发器：CP CP 有效，有效，CPCPi i=Q=Qi-1i-1JKJK触发器：触发器：CP
49、CP 有效有效，CPCPi i =Q=Qi-1i-1最低位触发器最低位触发器:CPCP:CPCP0 0，计翻；计翻；其他触发器其他触发器 ：只在相邻低位：只在相邻低位QQ (由由01)01)，有有CP,CP,计翻。计翻。由由JKJK触发器构触发器构成成T T触发器。触发器。由由D D触发器构触发器构成成T T触发器。触发器。(3)(3)逻辑电路逻辑电路(4)(4)时序图时序图(略略)3.3.可逆计数器设计可逆计数器设计设置控制端设置控制端C C，如设，如设C C1 1时：加计数；时：加计数；(CP(CPi i=Q=Qi-1 i-1)C C0 0时：减计数。时：减计数。(CP(CPi i=Q=Q
50、i-1 i-1)加选通门即可实现。加选通门即可实现。主主要用于分频、定时，低速计数等。要用于分频、定时，低速计数等。无统一无统一CPCP，输入时钟信号只作用于最低位触发器。输入时钟信号只作用于最低位触发器。各触发器间串行连接，即状态更新逐级进行。速度各触发器间串行连接，即状态更新逐级进行。速度 慢，可能会出现毛刺。慢，可能会出现毛刺。异步计数器的特点：异步计数器的特点：二、同步二进制计数器的设计二、同步二进制计数器的设计态序态序QQ2 2QQ1 1QQ0 00 00 00 00 01 10 00 01 12 20 01 10 03 30 01 11 14 41 10 00 05 51 10 0