《数字电子技术基础PPT第五章时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础PPT第五章时序逻辑电路.ppt（88页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第五章第五章 时序逻辑电路时序逻辑电路5.1 5.1 概述概述任一时刻的输出任一时刻的输出仅取决仅取决于于该时刻的输入，与过该时刻的输入，与过去的输入去的输入无关无关。1.1.时序逻辑电路的概念时序逻辑电路的概念逻逻辑辑电电路路组合逻辑电路：组合逻辑电路：时序逻辑电路：时序逻辑电路：任一时刻的输出任一时刻的输出不仅取不仅取决于决于该时刻的输入，而该时刻的输入，而且过去的输入且过去的输入有关有关。(无记忆功能无记忆功能)(有记忆功能有记忆功能)下图为时序逻辑电路的结构框图下图为时序逻辑电路的结构框图也称也称记记忆电路忆电路，由触发由触发器组成。器组成。其中，其中，x1、x2 xi，代表输入信号；
2、代表输入信号；y1、y2 yj，代表输出信号；代表输出信号；z1、z2 zk，代表存储电路的输入信号；代表存储电路的输入信号；q1、q2 ql，代表存储电路的输出信号。代表存储电路的输出信号。可写出三个方程：可写出三个方程：P225P2252.2.时序逻辑电路的分类时序逻辑电路的分类(1)(1)按存储电路的触发脉冲按存储电路的触发脉冲分类分类同步时序电路同步时序电路:异步时序电路异步时序电路:各触发器有统一的触发脉冲各触发器有统一的触发脉冲(Synchronous Sequential Synchronous Sequential Logic Circuit)Logic Circuit)各触发
3、器各触发器无无统一的触发脉冲统一的触发脉冲(Asynchronous Sequential Asynchronous Sequential Logic Circuit)Logic Circuit)(2)(2)按按输出信号的特点输出信号的特点分类分类米利米利(Mealy)Mealy)型型:穆尔穆尔(moore)moore)型型:输出状态输出状态不仅与不仅与存储电路有存储电路有关，关，还还与输入有关；与输入有关；输出状态输出状态仅与仅与存储电路的状存储电路的状态有关。态有关。显然，穆尔型时序电路时米利型的一个特例。显然，穆尔型时序电路时米利型的一个特例。以后会看到，有些具体的时序电路中，并不以后会
4、看到，有些具体的时序电路中，并不都具备结构框图所示的完整形式，都具备结构框图所示的完整形式，有的有的时序电时序电路没有输入变量，路没有输入变量，有的有的没有组合电路部分，但没有组合电路部分，但时序电路时序电路一定包含一定包含由触发器构成的存储电路。由触发器构成的存储电路。3.3.本章学习内容本章学习内容 (1)(1)同步时序逻辑电路的分析方法和设计方法；同步时序逻辑电路的分析方法和设计方法；(2)(2)几种常见的中规模集成时序逻辑电路的逻几种常见的中规模集成时序逻辑电路的逻辑功能和使用方法；辑功能和使用方法；(3)(3)异步时序逻辑电路的分析方法和设计方法异步时序逻辑电路的分析方法和设计方法是
5、非重点内容；此外，所有中规模集成电路内是非重点内容；此外，所有中规模集成电路内部结构都不需要记忆。部结构都不需要记忆。5.2 5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法5.2.1.5.2.1.同步同步时序逻辑电路的分析方法时序逻辑电路的分析方法时序逻辑电路图时序逻辑电路图逻辑功能逻辑功能分析分析 事实上，逻辑电路图本身就是逻辑功能的一事实上，逻辑电路图本身就是逻辑功能的一种描述方式，但是它往往不能比较直观地表示种描述方式，但是它往往不能比较直观地表示出电路的逻辑功能，这一点在时序电路中尤为出电路的逻辑功能，这一点在时序电路中尤为突出。因此，我们需要把它的逻辑功能用一些突出。因此，我们
6、需要把它的逻辑功能用一些比较直观的形式表示出来，这就是时序逻辑电比较直观的形式表示出来，这就是时序逻辑电路的分析。路的分析。分析步骤：分析步骤：(1)(1)写触发器的写触发器的驱动方程驱动方程(即触发器输入信号即触发器输入信号的逻辑函数的逻辑函数)；(2)(2)将驱动方程代入触发器的特性方程，得触将驱动方程代入触发器的特性方程，得触发器的发器的状态方程状态方程(Q Q的次态方程式）的次态方程式）；(3)(3)由逻辑图写由逻辑图写输出方程输出方程；(1)(2)(3)(1)(2)(3)已经已经完整地描述了逻完整地描述了逻辑电路图的逻辑辑电路图的逻辑功能，但仍不够功能，但仍不够直观，还需做第直观，还
7、需做第(4)(4)步。步。(4)(4)由前述三个方程组，由前述三个方程组，求出求出状态转换表，状态转状态转换表，状态转换图换图或时序图。或时序图。通过一个例子来学习分析过程。通过一个例子来学习分析过程。例例1 1 试分析如下时序逻辑电路的逻辑功能。试分析如下时序逻辑电路的逻辑功能。(1)(1)写触发器的写触发器的驱动方程驱动方程解：解：(1)(1)写触发器的写触发器的驱动方程驱动方程解：解：(2)(2)将驱动方程代入触发器的将驱动方程代入触发器的特性方程特性方程，得触，得触发器的发器的状态方程状态方程；为简化起见，将现态的上标为简化起见，将现态的上标为简化起见，将现态的上标为简化起见，将现态的
8、上标n n略去。略去。略去。略去。(3)(3)由逻辑图写由逻辑图写输出方程输出方程；以上以上(1)(2)(3)(1)(2)(3)已经用逻辑函数式完整地描已经用逻辑函数式完整地描述了逻辑电路图，但其逻辑功能仍不够直观，述了逻辑电路图，但其逻辑功能仍不够直观，需做第需做第(4)(4)步操作。步操作。(4)(4)由前述三个方程组，求出由前述三个方程组，求出状态转换表状态转换表和和状态转换图。状态转换图。以真值表的形式列出所有可能出现的现态以真值表的形式列出所有可能出现的现态和输入变量的组合和输入变量的组合，将现态和输入变量值代入将现态和输入变量值代入(2)(2)状态方程组和状态方程组和(3)(3)输
9、出方程，得出对应于现输出方程，得出对应于现态的次态和输出，此表即为状态转换表。态的次态和输出，此表即为状态转换表。状态转换表求取方法：状态转换表求取方法：Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000000110 0 10 1 00 1 11 0 01 0 11 1 00 0 00 0 0状态转换表状态转换表 注：注：本例没有输入变量，只需考虑本例没有输入变量，只需考虑Q1Q2Q3Q1Q2Q3的组合状态；另外，的组合状态；另外，CPCP不是输入，它是控制不是输入，它是控制所有触发器同步动作的时钟信号。所有触发器同步动作的时钟信号。状态转换图获取方法：状
10、态转换图获取方法：用圆圈表示状态转换表中三个状态变量用圆圈表示状态转换表中三个状态变量Q Q3 3 3 3Q Q2 2 2 2Q Q1 1 1 1可能出现的可能出现的8 8状态组合，用状态组合，用8 8个圆圈表示；个圆圈表示；以箭头表示状态转换的方向，并在箭头旁以箭头表示状态转换的方向，并在箭头旁边注明状态转换前的输入变量值和输出状态边注明状态转换前的输入变量值和输出状态值。值。状态转换表还是不能十分清晰地描述出状态转换表还是不能十分清晰地描述出电路的逻辑功能，再由电路的逻辑功能，再由状态转换表状态转换表画出画出状态状态转换图。转换图。状态转换图状态转换图 (1)(1)该电路具有计数功能；每经
11、过该电路具有计数功能；每经过7 7个脉冲，个脉冲，状态状态Q3Q2Q1Q3Q2Q1循环一周，输出端循环一周，输出端Y Y输出一个脉冲。输出一个脉冲。结论：结论：(2)(2)该电路能自行启动。该电路能自行启动。补充知识：时序图补充知识：时序图 目前为止，对于时序电路逻辑功能的描述已目前为止，对于时序电路逻辑功能的描述已经介绍过了如下方法：经介绍过了如下方法：逻辑电路图逻辑电路图、三个方程三个方程组组(驱动方程组，状态方程组，输出方程组驱动方程组，状态方程组，输出方程组)、状态转换表状态转换表和和状态转换图状态转换图四种方法。四种方法。时序图时序图也是一种时序电路逻辑功能的描述方也是一种时序电路逻
12、辑功能的描述方法，它主要用于实验测试和计算机辅助分析与法，它主要用于实验测试和计算机辅助分析与设计中。设计中。图图6.2.8 6.2.8 图图6.2.16.2.1电路的时序图电路的时序图 例例2 2 P265P265例例6.2.36.2.3结论：结论：(1)(1)该电路具有计数功能，每该电路具有计数功能，每4 4个个CPCP脉冲，脉冲，输出端就输出输出端就输出1 1个高电平；个高电平；(2)(2)该计数器为可控计数器，当该计数器为可控计数器，当A=0A=0时，为时，为加法计数器，当加法计数器，当A=1A=1时是减法计数器。时是减法计数器。5.3 5.3 若干常用的集成时序逻辑电路若干常用的集成
13、时序逻辑电路 常用的集成时序逻辑电路有：寄存器、移常用的集成时序逻辑电路有：寄存器、移位寄存器和计数器等。在介绍这几种时序电位寄存器和计数器等。在介绍这几种时序电路时，总是先介绍其基本原理图，然后介绍路时，总是先介绍其基本原理图，然后介绍目前已有的定型的集成电路。目前已有的定型的集成电路。对于基本原理图部分，要求能正确运用上对于基本原理图部分，要求能正确运用上节讲述的分析方法分析其逻辑功能；而对集节讲述的分析方法分析其逻辑功能；而对集成电路部分，由于附加了控制电路使电路结成电路部分，由于附加了控制电路使电路结构较为复杂，对其逻辑功能的分析不作要求，构较为复杂，对其逻辑功能的分析不作要求，但要求
14、会读功能表，并掌握其相关应用。但要求会读功能表，并掌握其相关应用。5.3.1.5.3.1.寄存器和移位寄存器寄存器和移位寄存器1.1.寄存器（寄存器（RegisterRegister）寄存器由触发器组成，寄存器由触发器组成，1位触发器可以寄位触发器可以寄存存1位二进制数，位二进制数，n个触发器可以构成存放个触发器可以构成存放n位位二进制数的寄存器。二进制数的寄存器。构成寄存器的触发器只要求有置构成寄存器的触发器只要求有置1 1置置0 0的功的功能即可，因此这些触发器可以是任意结构形能即可，因此这些触发器可以是任意结构形式的式的RSRS触发器、触发器、JKJK触发器或触发器或D D触发器触发器。
15、由由D D触发器构成触发器构成的寄存器的寄存器 附加了控附加了控制端的、由制端的、由D D触发器构成触发器构成的寄存器的寄存器。2.2.移位移位寄存器（寄存器（Shift RegisterShift Register）不仅能不仅能寄存寄存数码，还有数码，还有移位移位的功能。的功能。所谓所谓移位移位，就是每来一个移位脉冲，寄存器，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位中所寄存的数据就向左或向右顺序移动一位。数据依次向右移动，称右移寄存器，数据依次向右移动，称右移寄存器，数据依次向右移动，称右移寄存器，数据依次向右移动，称右移寄存器，输入方式为串行输入。输入方式为串行输
16、入。输入方式为串行输入。输入方式为串行输入。寄存数码寄存数码寄存数码寄存数码清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010010 010 011 1010 01101110 011 1QJKF0Q0QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，输入方式为串行输入。输入方式为串行输入。输入方式为串行输入。输入方式为串行输入。QQQ从高位向低从高位向低位依次输入位依次输入1110 0010110011000输出输出再输入四个移再输入四个移再输入四个移再输
17、入四个移位脉冲，位脉冲，位脉冲，位脉冲，1011101110111011由高位至低位由高位至低位由高位至低位由高位至低位依次从依次从依次从依次从Q Q3 3端输端输端输端输出。出。出。出。串行输出方式串行输出方式串行输出方式串行输出方式清零清零D00001QQ3Q1Q2RD0QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲移位脉冲786左移寄存器波形图左移寄存器波形图12345678CP11110 011DQ0Q3Q2Q11110 0待存待存数据数据10111011存入寄存器存入寄存器存入寄存器存入寄存器0111从从从从Q Q3 3取出取出取出取出集成移位集成移位寄存器寄存器747
18、4LS194A(LS194A(双向移位寄存器双向移位寄存器)双向移位寄存器功能表：双向移位寄存器功能表：RDS1 S0工作状态工作状态01111X X0 00 11 01 1置置0保持保持右移右移左移左移并入并出并入并出 7474LS194ALS194A的的扩展扩展：用两片：用两片7474LS194LS194扩展扩展出八位双向移位寄存器。出八位双向移位寄存器。5.3.2 5.3.2 计数器计数器(Counter)Counter)计数器可以实现累计输入脉冲的个数，计数器可以实现累计输入脉冲的个数，还可以用作定时，分频等。还可以用作定时，分频等。二进制计数器二进制计数器二进制计数器二进制计数器十进
19、制计数器十进制计数器十进制计数器十进制计数器N N进制计数器进制计数器进制计数器进制计数器计计计计数数数数器器器器同步计数器同步计数器同步计数器同步计数器异步计数器异步计数器异步计数器异步计数器二进制计数器二进制计数器二进制计数器二进制计数器十进制计数器十进制计数器十进制计数器十进制计数器N N进制计数器进制计数器进制计数器进制计数器加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器一、同步计数器一、同步计
20、数器1.1.同步同步二进制二进制计数器计数器加法计数器加法计数器加法计数器加法计数器(74(74LS161)LS161)减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器(74(74LS191)LS191)在学习这些计数器时，总是先在学习这些计数器时，总是先分析分析其基其基本原理图，然后本原理图，然后认识认识一个相应的典型集成芯一个相应的典型集成芯片，对集成芯片只要求会读功能表。片，对集成芯片只要求会读功能表。对基本原理图分析：对基本原理图分析：a.a.加法计数器加法计数器基本原理图基本原理图(1)(1)写写驱动方程驱动方程(3)(3)写写输出方程输出方程(2)(
21、2)将将驱动方程驱动方程代入代入特性方程特性方程得得状态方程状态方程 (4)(4)由前述三个方程组，求出由前述三个方程组，求出状态转换表状态转换表和和状态转换图。状态转换图。分析基本原理图后得出的分析基本原理图后得出的结论结论：(1)(1)该计数器为该计数器为4 4位二进制加法计数器，位二进制加法计数器，每每1616个脉冲循环一次个脉冲循环一次(模值为模值为16)16)，也称，也称1616进进制计数器；制计数器；(2)(2)由于由于Q Q0 0是是CPCP的二分频，的二分频，Q Q1 1是是CPCP的四分的四分频，频，Q Q2 2是是CPCP的八分频，的八分频，Q Q3 3是是CPCP的十六分
22、频，的十六分频，因此该计数器也可当分频器用。因此该计数器也可当分频器用。集成集成4 4位二进制加法计数器位二进制加法计数器7474LS161LS161同步置数同步置数同步置数同步置数异步置异步置异步置异步置0 0计数使能计数使能计数使能计数使能置数输入端置数输入端置数输入端置数输入端输出状态输出状态输出状态输出状态进位输出端进位输出端进位输出端进位输出端LDLDR RD DEPEPETETD D3 3DD0 0Q Q3 3QQ0 0C C74747474LS161LS161LS161LS161逻辑功能示意图逻辑功能示意图逻辑功能示意图逻辑功能示意图CPCPR RD DLDLDEP ETEP E
23、T状态状态状态状态X X0 0X XX X X X 异步置异步置异步置异步置0 0 0 01 10 0X XX X同步置数同步置数同步置数同步置数X X X X1 11 11 11 10 10 1X 0X 0保持保持保持保持(保持进位保持进位保持进位保持进位)保持保持保持保持(清除进位清除进位清除进位清除进位)1 11 11 11 1计数计数计数计数4 4 4 4位同步二进制加法计数器位同步二进制加法计数器位同步二进制加法计数器位同步二进制加法计数器74747474LS161LS161LS161LS161的的的的功能表功能表功能表功能表对基本原理图分析：对基本原理图分析：b.b.减法计数器减法
24、计数器基本原理图基本原理图(1)(1)写写驱动方程驱动方程(3)(3)写写输出方程输出方程(2)(2)将将驱动方程驱动方程代入代入特性方程特性方程得得状态方程状态方程 (4)(4)由前述三个方程组，求出由前述三个方程组，求出状态转换表状态转换表和和状态转换图。状态转换图。计数顺序计数顺序Q3 Q2 Q1 Q0输出输出B0123456789101112131415160 0 0 01 1 1 11 1 1 01 1 0 11 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0
25、0 000000000000000014 4位二进制位二进制位二进制位二进制减法计数器减法计数器减法计数器减法计数器状态转换表状态转换表状态转换表状态转换表c.c.集成同步二进制加集成同步二进制加/减计数器减计数器(74(74LS191)LS191)输入脉冲输入脉冲输入脉冲输入脉冲低电平加计数低电平加计数低电平加计数低电平加计数高电平减计数高电平减计数高电平减计数高电平减计数异步置数异步置数异步置数异步置数计数使能计数使能计数使能计数使能当当当当C/B=1C/B=1时，时，时，时，输出负脉冲输出负脉冲输出负脉冲输出负脉冲LDLDU/DU/DD D3 3DD0 0Q Q3 3QQ0 0C/BC/
26、B74747474LS191LS191LS191LS191逻辑功能示意图逻辑功能示意图逻辑功能示意图逻辑功能示意图CPCPI IS SCPCPO O进位进位进位进位/借位输出借位输出借位输出借位输出端端端端CPCPS SLDLDU/DU/D状态状态状态状态X XX X0 0X X预置数预置数预置数预置数(异步异步异步异步)X X1 11 1X X保持保持保持保持 0 01 10 0加法计数加法计数加法计数加法计数0 01 11 1减法计数减法计数减法计数减法计数4 4 4 4位同步二进制加位同步二进制加位同步二进制加位同步二进制加/减法计数器减法计数器减法计数器减法计数器74747474LS1
27、91LS191LS191LS191的的的的功能表功能表功能表功能表例例例例 P287 P287 P287 P287 具有两个脉冲源的同步二进制加具有两个脉冲源的同步二进制加具有两个脉冲源的同步二进制加具有两个脉冲源的同步二进制加/减法计数减法计数减法计数减法计数器器器器74747474LS193LS193LS193LS193。2.2.同步同步十进制十进制计数器计数器加法计数器加法计数器加法计数器加法计数器7474LS160LS160减法计数器减法计数器减法计数器减法计数器加加加加/减减减减(可逆可逆可逆可逆)计数器计数器计数器计数器7474LS190LS190 同步十进制加法计数器要实现如下功
28、能：同步十进制加法计数器要实现如下功能：同步十进制加法计数器要实现如下功能：同步十进制加法计数器要实现如下功能：00000000000100010010001000110011010001000101010101100110011101111000100010011001基本原理图基本原理图基本原理图基本原理图a.a.同步十进制加法计数器同步十进制加法计数器提问：提问：提问：提问：如何分析如何分析如何分析如何分析?指出分析步骤。指出分析步骤。指出分析步骤。指出分析步骤。(1)(1)写写驱动方程；驱动方程；(2)(2)将将驱动方程驱动方程代入代入特性特性方程方程得得状态方程；状态方程；(3)(3
29、)写写输出方程输出方程 (4)(4)求出求出状态转换表状态转换表和和状态转换图。状态转换图。集成：十进制加法计数器集成：十进制加法计数器7474LS160LS160LDLDR RD DEPEPETETD D3 3DD0 0Q Q3 3QQ0 0C C74747474LS160LS160LS160LS160逻辑功能示意图逻辑功能示意图逻辑功能示意图逻辑功能示意图 7474LS160LS160和和7474LS161LS161的引脚及逻辑功能完的引脚及逻辑功能完全相同，不同之处仅在于全相同，不同之处仅在于7474LS160LS160是是十十进制进制计数器，计数器，7474LS161LS161是是十六
30、十六进制计数器进制计数器。逻辑功能表逻辑功能表逻辑功能表逻辑功能表同同同同7474LS161LS161。CPCPR RD DLDLDEP ETEP ET状态状态状态状态X X0 0X XX X X X 异步置异步置异步置异步置0 0 0 01 10 0X XX X同步置数同步置数同步置数同步置数X X X X1 11 11 11 10 10 1X 0X 0保持保持保持保持(保持进位保持进位保持进位保持进位)保持保持保持保持(清除进位清除进位清除进位清除进位)1 11 11 11 1计数计数计数计数同步加法计数器同步加法计数器同步加法计数器同步加法计数器74747474LS161/74LS160
31、LS161/74LS160LS161/74LS160LS161/74LS160的功能表的功能表的功能表的功能表b.b.同步十进制减法计数器同步十进制减法计数器基本原理图基本原理图基本原理图基本原理图提问：提问：提问：提问：如何分析如何分析如何分析如何分析?指出分析步骤。指出分析步骤。指出分析步骤。指出分析步骤。(1)(1)写写驱动方程；驱动方程；(2)(2)将将驱动方程驱动方程代入代入特性特性方程方程得得状态方程；状态方程；(3)(3)写写输出方程输出方程 (4)(4)求出求出状态转换表状态转换表和和状态转换图。状态转换图。集成：十进制加集成：十进制加/减法计数器减法计数器7474LS190L
32、S190 7474LS190LS190和和7474LS191LS191的的引脚及逻辑功能引脚及逻辑功能完完全相同，不同之处仅在于全相同，不同之处仅在于7474LS190LS190是是十十进制进制计数器，计数器，7474LS191LS191是是十六十六进制计数器进制计数器。LDLDU/DU/DD D3 3DD0 0Q Q3 3QQ0 0C/BC/B74747474LS190LS190LS190LS190逻辑功能示意图逻辑功能示意图逻辑功能示意图逻辑功能示意图CPCPI IS SCPCPO OCPCPS SLDLDU/DU/D状态状态状态状态X XX X0 0X X预置数预置数预置数预置数(异步异
33、步异步异步)X X1 11 1X X保持保持保持保持 0 01 10 0加法计数加法计数加法计数加法计数0 01 11 1减法计数减法计数减法计数减法计数同步加同步加同步加同步加/减法计数器减法计数器减法计数器减法计数器74747474LS191/74LS190LS191/74LS190LS191/74LS190LS191/74LS190的功能表的功能表的功能表的功能表二、异步计数器二、异步计数器 异步计数器的触发器不是同步翻转异步计数器的触发器不是同步翻转的，分析方法的，分析方法不能不能套用同步时序电路的套用同步时序电路的分析方法；然而一般性的异步时序电路分析方法；然而一般性的异步时序电路分
34、析方法较为复杂，这里采用波形图法。分析方法较为复杂，这里采用波形图法。1.1.异步异步二二进制计数器进制计数器分析：分析：所有所有J J、K K均接至均接至1 1，均处于翻转状态，均处于翻转状态,但但时钟信号时钟信号CPCP不同；不同；FF0FF0遇遇CPCP下降沿翻转，下降沿翻转，FF1FF1遇遇Q0下降沿下降沿翻转，翻转，FF2FF2遇遇Q1下降沿翻转。下降沿翻转。这是什么这是什么？每来一个每来一个CPCP脉冲，由脉冲，由Q2Q1Q0所描述的二所描述的二进制数进制数加加1 1，每，每8 8个脉冲循环一次，因此为个脉冲循环一次，因此为3 3位位异步二进制异步二进制加法加法计数器计数器(模为模
35、为8)8)；结论：结论：Q0是是CPCP的二分频，的二分频，Q1是是CPCP的四分频，的四分频，Q2是是CPCP的八分频，因此该计数器也可当分频器用。的八分频，因此该计数器也可当分频器用。分析：分析：所有所有J J、K K均接至均接至1 1，均处于翻转状态，均处于翻转状态,但但时钟信号时钟信号CPCP不同；不同；FF0FF0遇遇CPCP下降沿翻转，下降沿翻转，FF1FF1遇遇Q0下降沿下降沿(Q0上升沿上升沿)翻转，翻转，FF2FF2遇遇Q1下降沿下降沿(Q1上升沿上升沿)翻翻转。转。这是什么这是什么？FF0 FF1 FF2 每来一个每来一个CPCP脉冲，由脉冲，由Q2Q1Q0所描述的二所描述
36、的二进制数进制数减减1 1，每，每8 8个脉冲循环一次，因此为个脉冲循环一次，因此为3 3位位异步二进制异步二进制减法减法计数器计数器(模为模为8)8)；结论：结论：Q0是是CPCP的二分频，的二分频，Q1是是CPCP的四分频，的四分频，Q2是是CPCP的八分频，因此该计数器也可当分频器用。的八分频，因此该计数器也可当分频器用。2.2.异步异步十十进制计数器进制计数器 异步十进制加法计数器是在异步十进制加法计数器是在4 4位异步二进制位异步二进制加法计数器的基础上加以修改得到的，修改时加法计数器的基础上加以修改得到的，修改时要解决的问题是，如何使要解决的问题是，如何使4 4位二进制计数器在位二
37、进制计数器在计数至计数至10011001时，其次态为时，其次态为00000000而不是而不是10101010。异步十进制加法计数器典型电路异步十进制加法计数器典型电路 0000011100000111正常计数；正常计数；0111+1=0111+1=？10001000 1000+1=1000+1=？10011001 1001+1=1001+1=？00000000二五十进制异步计数器7474LS290LS290的逻辑图 Q0是对是对CPCP0 0的二进制计数器，的二进制计数器，Q3Q2Q1是对是对CPCP1 1的五进制计数器，将的五进制计数器，将Q0和和CPCP1 1连接起来组成十连接起来组成十进
38、制计数器；进制计数器；R RO1O1R RO2O2均为高电平时，对计数器异步清均为高电平时，对计数器异步清0 0；S S9 91 1S S9292均为高电平时，对计数器异步置均为高电平时，对计数器异步置9 9。三、任意进制计数器的构成方法三、任意进制计数器的构成方法 目前市场上销售的计数器有十进制、目前市场上销售的计数器有十进制、4 4位二进制位二进制(16(16进制进制)、7 7位二进制、位二进制、1212位二位二进制、进制、1414位二进制等，当我们所需要的位二进制等，当我们所需要的计数器的模不同于市场上所销售的，则计数器的模不同于市场上所销售的，则需要用已有的集成计数器构建。需要用已有的
39、集成计数器构建。假定已有假定已有N N进制计数器，我们需要的是进制计数器，我们需要的是M M进制计数器，这时可能有进制计数器，这时可能有MNMNMN两种两种情况，现分别加以讨论。本教材以情况，现分别加以讨论。本教材以7416074160十进制集成计数器为例。十进制集成计数器为例。1.1.MNMN的情况的情况 方法方法1 1：反馈清反馈清0 0法法(置置0 0法法)，该法适用于，该法适用于有清有清0 0输入端的集成计数器。输入端的集成计数器。74160 74160有有1010种计数状态，每经过种计数状态，每经过1010个脉冲，个脉冲，Q3Q2Q1Q0状态循环一次，且当状态循环一次，且当Q3Q2Q
40、1Q0=1001=1001时，有进位输出时，有进位输出C=1。00000000000100010010001000110011010001000101010101100110011101111000100010011001进位输出进位输出C=1C=1 若需要一个若需要一个6 6进制的计数器进制的计数器(M=6,N=10,MN)M=6,N=10,MN)，那么该计数器只需要那么该计数器只需要6 6个稳定状态实现循环个稳定状态实现循环计数，计数，7416074160需要舍去其余需要舍去其余4 4种状态。种状态。具体方法是：从具体方法是：从00000000开始计数，经过开始计数，经过00000000、
41、00010001、00100010、00110011、01000100、01010101六个稳定状态六个稳定状态后，强制其回到后，强制其回到00000000状态，再从新开始计数。状态，再从新开始计数。00000000000100010010001000110011010001000101010101100110011101111000100010011001强制清强制清0 0反馈清反馈清0 0法的实现电路：法的实现电路：当当 Q3Q2Q1Q0状状态为态为01100110时，立刻时，立刻实现清实现清0 0。两个问题两个问题:为什么说它是立刻清为什么说它是立刻清0 0？01100110是被舍去的状
42、态，为什么出现在正常是被舍去的状态，为什么出现在正常的计数状态中？的计数状态中？1 1cpcp2 2cpcp3 3cpcp4 4cpcp5 5cpcp6 6cpcp00000000000100010010001000110011010001000101010101100110无需无需cpcp存在时间存在时间存在时间存在时间极短，一极短，一极短，一极短，一旦出现，旦出现，旦出现，旦出现，立刻就转立刻就转立刻就转立刻就转为为为为0000000000000000。7416074160具有具有异步清异步清0 0端，可以随时清端，可以随时清0 0；反馈清反馈清0 0法法 结论：结论：用于反馈清用于反馈清
43、0 0的的Q3Q2Q1Q0状态只在极短的状态只在极短的瞬间出现，该状态瞬间出现，该状态不应计入不应计入有效循环状态；有效循环状态；反馈清反馈清0 0过程过程不可靠不可靠；C C不会输出不会输出计数满信号。计数满信号。MNMN的情况的情况 方法方法2 2：反馈置数法反馈置数法(置数法置数法)，该法适用，该法适用于有置数输入端的集成计数器。于有置数输入端的集成计数器。7416074160为为同步同步置数。置数。1 1两个问题两个问题:什么时候数据什么时候数据D3D0D3D0被装载？被装载？目前为几进制计数？目前为几进制计数？当状态当状态为为01100110，且必，且必须遇到须遇到CPCP上升上升沿
44、沿7 7进制进制1 1cpcp2 2cpcp3 3cpcp4 4cpcp5 5cpcp6 6cpcp00000000000100010010001000110011010001000101010101100110需需7 7cpcp 注意：注意：置数法解决了清置数法解决了清0 0法工作不可靠问法工作不可靠问题；但计数循环中仍没有出现题；但计数循环中仍没有出现10011001状态，因状态，因此当计满此当计满7 7个脉冲后，进位输出端个脉冲后，进位输出端C C仍然仍然不会不会有进位有进位输出。输出。方法方法3 3：有进位的：有进位的反馈置数法反馈置数法000000000001000100100010
45、00110011010001000101010101100110011101111000100010011001思路：思路：7416074160只有当只有当Q3Q2Q1Q0=1001=1001时，才会有进位，时，才会有进位，想办法把想办法把10011001保留在效循环中，就能实现状态每保留在效循环中，就能实现状态每循环一周，循环一周，C C自动进位自动进位1 1次。次。由于要求为由于要求为6 6进制，需要保留进制，需要保留6 6个连续状态，个连续状态，舍去舍去4 4个连续状态。个连续状态。(显然，显然，10011001应当被保留应当被保留)用用7416074160实现能自动进位的实现能自动进位
46、的6 6进制计数器进制计数器0 01 100000000000100010010001000110011010001000101010101100110011101111000100010011001强制置数强制置数 7416074160具有具有同步置数同步置数端，可在端，可在CPCP上升沿强上升沿强制装入数据；制装入数据；反馈置数法反馈置数法 结论：结论：用于反馈置数的用于反馈置数的Q3Q2Q1Q0状态应状态应计入计入有效有效循环状态；循环状态；反馈置数过程反馈置数过程可靠可靠；对于对于7416074160，若有效循环中包含，若有效循环中包含10011001状态，状态，C C可以可以自动输出
47、自动输出计数满信号。计数满信号。另外，另外，7416174161和和7416074160具有相同控制端和具有相同控制端和功能表，唯一不同之处是功能表，唯一不同之处是7416174161为为1616进制计进制计数器。数器。思考题：如何用思考题：如何用7416174161实现能自动进位的实现能自动进位的6 6进制计数器？进制计数器？显然显然,能能自动进位的反馈置数法自动进位的反馈置数法，是一，是一种最行之有效的构建任意进制种最行之有效的构建任意进制(MNMNMN的情况的情况 情况情况1 1：当当M M可分解为可分解为M=N1M=N1N2N2。例：用两片同步十进制计数器例：用两片同步十进制计数器74
48、16074160接成接成100100进制计数器进制计数器。同步进位同步进位(并行进位并行进位)方式方式异步进位异步进位(串行进位串行进位)方式方式 情况情况2 2：当当M M不可分解，即不可分解，即M M为素数。为素数。有两种方法用以解决有两种方法用以解决M M不可分解时的扩展不可分解时的扩展问题，其一是整体清问题，其一是整体清0 0法，其二是整体置数法。法，其二是整体置数法。但由于异步整体清但由于异步整体清0 0法有工作不可靠的弊端，法有工作不可靠的弊端，这里仅介绍这里仅介绍整体置数法整体置数法。例：用两片同步十进制计数器例：用两片同步十进制计数器7416074160接成接成2929进制计数
49、器进制计数器。0 01 12 23 327272828令令LD=0LD=0，强制置入强制置入000000005.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法1.1.计数器设计计数器设计 计数器的设计是对前述计数器原理图分析计数器的设计是对前述计数器原理图分析的逆过程。的逆过程。写写驱动方程；驱动方程；将驱动方程代入特性方程得将驱动方程代入特性方程得状态方程状态方程；写写输出方程；输出方程；求出求出状态转换表状态转换表和和状态转换图。状态转换图。回忆回忆分析步骤：分析步骤：时序逻辑电路图时序逻辑电路图逻辑功能逻辑功能分析分析设计设计 例：例：设计一个带进位输出的设计一个带进位输出的1
50、616进制进制(4(4位位二进制二进制)计数器计数器。(1)(1)画画状态转换图状态转换图和和状态转换表状态转换表Q3 Q2 Q1 Q0进位进位C0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 10 0 0 00000