4组合逻辑电路.pptx

《4组合逻辑电路.pptx》由会员分享，可在线阅读，更多相关《4组合逻辑电路.pptx（111页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、2023/3/2014.1 4.1 概述概述 电电路路任任一一时时刻刻的的输输出出状状态态只只决决定定于于该该时时刻刻各各输输入入状状态态的的组组合合，而而与与电电路路的的原原状状态态无无关关。组组合合电电路路就就是是由由门门电电路路组组合合而而成成，电电路路中中没没有有记忆单元，没有反馈通路。记忆单元，没有反馈通路。每一个输出变量是全部或部分每一个输出变量是全部或部分输入变量的函数：输入变量的函数：L1 1=f1 1（A1 1、A2 2、Ai）L2 2=f2 2（A1 1、A2 2、Ai）Lj=fj（A1 1、A2 2、Ai）第1页/共111页2023/3/202组合电路的研究内容组合电路的

2、研究内容分析：分析：设计：设计：给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析给定给定逻辑功能逻辑功能画出画出 逻辑图逻辑图设计设计第2页/共111页2023/3/2034.2 4.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法组合逻辑电路的分析方法组合逻辑电路的分析方法 组合逻辑电路的设计方法组合逻辑电路的设计方法 第3页/共111页2023/3/204组合逻辑电路的分析方法1.分析的主要步骤如下：(1)由逻辑图写表达式；(2)化简表达式；(3)列真值表；(4)描述逻辑功能。所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。第4页/共111页2023

3、/3/2052.2.举例说明组合逻辑电路的分析方法举例说明组合逻辑电路的分析方法 例4-1 试分析图所示电路的逻辑功能。解：第一步：由逻辑图可以写输出F的逻辑表达式为：逻辑电路图第5页/共111页2023/3/206 第二步：可变换为 F=AB+AC+BC 第三步：列出真值表如表3-1所示。F真值表 第四步：确定电路的逻辑功能。由真值表可知，三个变量输入，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。第6页/共111页2023/3/207例例4-2 4-2 分析下图所示电路的逻辑功能。分析下图所示电路的逻辑功能。例例4-24-2逻辑电路图逻辑电路图仿真仿真 第7

4、页/共111页2023/3/208 解：为了方便写表达式，在图中标注中解：为了方便写表达式，在图中标注中间变量，比如间变量，比如F1、F2和和F3。S第8页/共111页2023/3/209例4-2真值表该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据S和C的表达式，将原电路图改画成图（b）所示的逻辑图。图（b）逻辑图仿真仿真 第9页/共111页2023/3/2010第10页/共111页2023/3/2011第11页/共111页2023/3/2012组合逻辑电路的设计方法.组合逻辑电路的设计步骤：(1)分析设计

5、要求，设置输入输出变量并逻辑赋值；(2)列真值表；(3)写出逻辑表达式，并化简；(4)画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。第12页/共111页2023/3/20132.组合逻辑电路设计方法举例。例4-3 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值；输入变量：烟感A、温感B，紫外线光感C；输出变量：报警控制信号Y。逻辑赋值：

6、用1表示肯定，用0表示否定。第13页/共111页2023/3/2014(2)列真值表；把逻辑关系转换成数字表示形式；例4-3真值表 (3)由真值表写逻辑表达式，并化简；化简得最简式：第14页/共111页2023/3/2015例4-3的逻辑电路图 (4)画逻辑电路图：用与非门实现，其逻辑图与例3-1相同。如果作以下变换：用一个与或非门加一个非门就可以实现，其逻辑电路图如图所示。第15页/共111页2023/3/20164.3 4.3 常用组合逻辑电路模块常用组合逻辑电路模块加法器加法器数据选择器数据选择器数值比较器数值比较器编码器编码器译码器译码器 第16页/共111页2023/3/2017加法

7、器算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。本节介绍实现加法运算的逻辑电路。1 1 1 1）半加器）半加器）半加器）半加器半加：两个一位二进制数相加。半加器：实现半加操作的电路。把本位两个加数A、B 二者相加，得到求和结果S 和该位的进位信号C。第17页/共111页2023/3/2018设计一个半加器（1）列真值表（2）写表达式（3）画逻辑图第18页/共111页2023/3/2019 全加：除了两个加数，还有地位来的进位的加法运算。全加器：实现全家运算的电路。全加器能把本位两个加数A An n、B Bn n 和来自低位的进位C Cn-1n-1三者相加，得到求和结果S Sn

8、n 和该位的进位信号C Cn n。设计一个全加器电路：2 2）全加器）全加器第19页/共111页2023/3/2020 全加器 的真值表Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表写最小项之和式，再稍加变换得：第20页/共111页2023/3/2021Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表写最小项之和式，再稍加变换得：第21页/共111页2023/

9、3/2022 全加器（a）电路图 （b）逻辑符号由表达式得逻辑图：仿真仿真 第22页/共111页2023/3/20233 3）集成加法器及其应用）集成加法器及其应用 全加器可以实现两个一位二进制数的相加，要实现多位二进制数的相加，可选用多位加法器电路。第23页/共111页2023/3/2024CI是低位的进位，CO是向高位的进位，A3A2A1A0和B3B2B1B0是两个二进制待加数，S3、S2、S1、S0是对应各位的和。74LS283电路是一个四位加法器电路，可实现两个四位二进制数的相加。第24页/共111页2023/3/2025低低位位芯芯片片进进位位输输出出COCO与与高高位位芯芯片片进进

10、位位输输入入端端CICI相相连连第25页/共111页2023/3/2026多位加法器除了可以实现加法运算功能之外，还可以实现组合逻辑电路。由74LS283构成的代码转换电路8421BCD码0011余3码例：将8421BCD码转换成余3码。余3码8421BCD码3(即0011)仿真仿真 第26页/共111页2023/3/2027二进制并行加法二进制并行加法/减法器减法器C0-10时，时，B 0=B，电路执行，电路执行A+B运算；运算；当当C0-11时，时，B 1=B，电路执行，电路执行AB=A+B+1运运算。算。第27页/共111页2023/3/2028加法器小结加法器小结 能能对对两两个个1

11、1位位二二进进制制数数进进行行相相加加而而求求得得和和及及进进位位的的逻逻辑辑电路称为半加器。电路称为半加器。能能对对两两个个1 1位位二二进进制制数数进进行行相相加加并并考考虑虑低低位位来来的的进进位位，即即相相当当于于3 3个个1 1位位二二进进制制数数的的相相加加，求求得得和和及及进进位位的的逻逻辑辑电电路称为全加器。路称为全加器。实实现现多多位位二二进进制制数数相相加加的的电电路路称称为为加加法法器器。按按照照进进位位方方式式的的不不同同，加加法法器器分分为为串串行行进进位位加加法法器器和和超超前前进进位位加加法法器器两两种种。串串行行进进位位加加法法器器电电路路简简单单、但但速速度度

12、较较慢慢，超超前前进进位加法器速度较快、但电路复杂。位加法器速度较快、但电路复杂。加加法法器器除除用用来来实实现现两两个个二二进进制制数数相相加加外外，还还可可用用来来设设计代码转换电路、二进制减法器和十进制加法器等。计代码转换电路、二进制减法器和十进制加法器等。第28页/共111页2023/3/2029在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器,其作用相当于多路开关。常见的数据选择器有四选一、八选一、十六选一电路。数据选择器第29页/共111页2023/3/2030以四选一数据选择器为例。以四选一数据选择器为例。(1)四选一数据选择器的逻

13、辑电路图1 1）数据选择器的工作原理）数据选择器的工作原理地址输入端控制输入端数据输入端输出端第30页/共111页2023/3/2031(2)四选一数据选择器的功能表输 入输 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D3第31页/共111页2023/3/20322）数据选择器产品介绍三个地址输入端A2、A1、A0，八个数据输入端D0D7，两个互补输出的数据输出端Y和Y，一个控制输入端S。74LS151的逻辑符号 第32页/共111页2023/3/2033 74LS151的功能表 禁止状态 工作状态 第33页/共111页2023/3/20343）集成数据选择器

14、的典型应用1.功能扩展 用两片八选一数据选择器74LS151，可以构成十六选一数据选择器。利用使能端（控制端）。第34页/共111页2023/3/2035 用74LS151构成十六选一数据选择器 扩展位接控制端A3=1时，片禁止，片工作A3=0时，片工作，片禁止 输出需适当处理（该例接或门）仿真仿真 第35页/共111页2023/3/20362 2 实现组合逻辑函数实现组合逻辑函数比较可知，表达式中都有最小项mi，利用数据选择器可以实现各种组合逻辑函数。组合逻辑函数8选14选1第36页/共111页2023/3/2037例4-5 试用八选一电路实现 解：将A、B、C分别从A2、A1、A0输入，作

15、为输入变量，把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为根据八选一数据选择器的功能，令第37页/共111页2023/3/2038具体电路见图：例4-5电路图D0=D3=D5=D7=1D1=D2=D4=D6=0S0仿真仿真 第38页/共111页2023/3/2039A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11真值表对照法注意变量高低位顺序！第39页/共111页2023/3/2040 例4-6试用八选一电路实现三变量多数表决电路。例4-6的真值表A B CF0 0 000 0 100 1 000 1 111

16、0 001 0 111 1 011 1 11 解：假设三变量为A、B、C，表决结果为F，则真值表如表所示。第40页/共111页2023/3/2041 在八选一电路中，将A、B、C从A2、A1、A0 输入，令 D3=D5=D6=D7=1D0=D1=D2=D4=0S0FY则可实现三变量多数表决电路，具体电路图请读者自行画出。则第41页/共111页2023/3/2042 数值比较器：能够比较数字大小的电路。1）一位数值比较器（1）两个一位数A和B相比较的情况：AB：只有当A=1、B=0时，AB才为真；AB：只有当A=0、B=1时，AB才为真；A=B：只有当A=B=0或A=B=1时，A=B才为真。AB

17、YABYA 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y Y3 3Y Y2 2Y Y1 1Y Y0 0第59页/共111页2023/3/2060 法二：法二：第60页/共111页2023/3/2061十键84218421码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9第61页/共111页2023/3/2062 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行

18、编码。别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。而对其它优先级别低的信号不予理睬。3 3 3 3）优先编码器优先编码器优先编码器优先编码器4 4 4 4）集成优先编码器简介集成优先编码器简介集成优先编码器简介集成优先编码器简介第62页/共111页2023/3/2063CT74LS4147 CT74LS4147 CT74LS4147 CT74LS4147 编码器功能表编码器功能表编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6

19、 6I I5 5I I4 4I I3 3I I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输 入入 (低电平有效低电平有效)输输 出出(84218421反码反码)0 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 01 1 1 1 1 1 0 0 1 0 0 11 0 0 11 1 1 1 1 1 1 1 0 0 1 0 1 01 0 1 01 1 1 1 1 1 1 1 1 1 0 0 1

20、0 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 01 1 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 0第63页/共111页2023/3/2064例:CT74LS147147集成优先编码器(10(10线-4-4线)T4147T4147T4147T4147引脚图引脚图低电平低电平有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8CT74LS4147第64页/共111

21、页2023/3/2065集成优先编码器(8(8线-3-3线)16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS14874LS348为选通输入端，低电平有效为选通输入端，低电平有效编码器工作编码器工作输出均被锁定在高电平输出均被锁定在高电平第65页/共111页2023/3/2066 74LS148电路的功能表例：八线三线优先编码器74LS148 第66页/共111页2023/3/2067 74LS148的逻辑功能描述：(1)编码输入端：逻辑符号输入端 上面均有“”号，这表示编码输入低电平有效。I0I7低电平有效允许编码，但无有效编码请求优先权最高第67页/共111

22、页2023/3/2068(2)编码输出端：从功能表可以看出，74LS148编码器的编码输出是反码。Y2、Y1、Y0 第68页/共111页2023/3/2069 （3）选通输入端：只有在 =0时，编码器才处于工作状态；而在 =1时，编码器处于禁止状态，所有输出端均被封锁为高电平。SS禁止状态工作状态第69页/共111页2023/3/2070允许编码，但无有效编码请求正在优先编码（4）选通输出端YS和扩展输出端YEX：为扩展编码器功能而设置。第70页/共111页2023/3/2071 74LS148的逻辑符号 以上通过对74LS148编码器逻辑功能的分析，介绍了通过MSI器件逻辑功能表了解集成器件

23、功能的方法。要求初步具备查阅器件手册的能力。不要求背74LS148的功能表。第71页/共111页2023/3/2072 用74LS148接成的16线4线优先编码器 优先权最高(2)片无有效编码请求时才允许(1)片编码编码输出的最高位编码输出为原码仿真仿真 第72页/共111页2023/3/2073译码器译码器 译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。1 1 1 1）二进制译码器二进制译码器二进制译码器二进制译码器8 8个个3 3位位译码器译码器二进二进制代制代码码高高低低电电平平信信号号第73页/共111页2023

24、/3/2074真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号第74页/共111页2023/3/2075逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列第75页/共111页2023/3/2076集成二进制译码器集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为二进制译码输入端，为译码输出端（低电为译码输出端（低电平有效），平有效），G1、为选通控制端。当、为选通控制端。当G11、时，译码器处于工作状态；当时，译码器处于工作状态；当G10、时，译码器时，译码器处于禁止状态。处于禁止状态。第76页/共111页20

25、23/3/2077真值表真值表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效第77页/共111页2023/3/207874LS138的级联的级联第78页/共111页2023/3/2079二二-十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4位二进制编码（位二进制编码（BCD码），分别用码），分别用A3、A2、A1、A0表示；输出的是与表示；输出的是与10个十进制数字相个十进制数字相对应的对应的10个信号，用个信号，用Y9Y0表示。由于二表示。由于二-十十进制译码器有进制译码器有4根输入线，根输入线，10根输出线，所根输出线，所以又称为以又称为4线线-10线译

26、码器。线译码器。2 2）二二-十进制译码器十进制译码器（1)8421 BCD码译码器码译码器 把把二二-十十进进制制代代码码翻翻译译成成10个个十十进进制制数数字信号的电路，称为二字信号的电路，称为二-十进制译码器。十进制译码器。第79页/共111页2023/3/2080真值表真值表第80页/共111页2023/3/2081逻辑表达式逻辑表达式逻辑图逻辑图第81页/共111页2023/3/2082将与门换成与非门，则输出为反变量，即将与门换成与非门，则输出为反变量，即为低电平有效为低电平有效。第82页/共111页2023/3/2083（2)集成集成8421 BCD码译码器码译码器74LS42第

27、83页/共111页2023/3/20843 3）数字显示译码器（1)1)半导体数码显示器半导体数码显示器用用来来驱驱动动各各种种显显示示器器件件，从从而而将将用用二二进进制制代代码码表表示示的的数数字字、文文字字、符符号号翻翻译译成成人人们们习习惯惯的的形形式式直直观观地地显显示示出来的电路，称为显示译码器。出来的电路，称为显示译码器。第84页/共111页2023/3/2085（2)2)分段式数码管显示译码器分段式数码管显示译码器真值表仅适用于共阴极真值表仅适用于共阴极LED真值表真值表第85页/共111页2023/3/2086a的卡诺图的卡诺图第86页/共111页2023/3/2087b的卡

28、诺图的卡诺图c的卡诺图的卡诺图第87页/共111页2023/3/2088d的卡诺图的卡诺图e的卡诺图的卡诺图第88页/共111页2023/3/2089f的卡诺图的卡诺图g的卡诺图的卡诺图第89页/共111页2023/3/2090逻辑表达式逻辑表达式第90页/共111页2023/3/2091逻辑图逻辑图第91页/共111页2023/3/2092（3)3)集成显示译码器集成显示译码器74LS4874LS48引脚排列图引脚排列图第92页/共111页2023/3/2093功功能能表表第93页/共111页2023/3/2094第94页/共111页2023/3/2095将BI/RBO和RBI配合使用，可以

29、实现多位数显示时的“无效0消隐”功能。具有无效0消隐功能的多位数码显示系统第95页/共111页2023/3/20964 4 4 4）译码器的应用）译码器的应用）译码器的应用）译码器的应用（1)1)译码器的扩展译码器的扩展用两片用两片7413874138扩展为扩展为4 4线线1616线译码器线译码器第96页/共111页2023/3/2097（2)2)2)2)实现组合逻辑电路实现组合逻辑电路实现组合逻辑电路实现组合逻辑电路例 试用译码器和门电路实现逻辑函数：解：将逻辑函数转换成最小项表达式，再转换成与非与非形式。=m3+m5+m6+m7=用一片7413874138加一个与非门就可实现该逻辑函数。第

30、97页/共111页2023/3/2098 例例例例 某组合逻辑电路的真某组合逻辑电路的真值表如表所示，试用译码值表如表所示，试用译码器和门电路设计该逻辑电器和门电路设计该逻辑电路。路。解解：写写出出各各输输出出的的最最小小项项表表达达式式，再再转转换换成成与与非非与非形式与非形式:第98页/共111页2023/3/2099 用用一一片片7413874138加加三三个个与与非非门门就就可可实实现现该该组组合合逻辑电路。逻辑电路。可可见见，用用译译码码器器实实现现多多输输出出逻逻辑辑函函数数时时，优点更明显。优点更明显。第99页/共111页2023/3/20100译码器小结译码器小结把代码状态的特

31、定含义翻译出来的过程称为译把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。码器就是把一种代码转换为另一种代码的电路。译译码码器器分分二二进进制制译译码码器器、十十进进制制译译码码器器及及字字符符显显示示译译码码器器，各各种种译译码码器器的的工工作作原原理理类类似似，设设计计方法也相同。方法也相同。二二进进制制译译码码器器能能产产生生输输入入变变量量的的全全部部最最小小项项，而而任任一一组组合合逻逻辑辑函函数数总总能能表表示示成成最最小小项项之之和和的的形形式式，所所以以，由由二

32、二进进制制译译码码器器加加上上或或门门即即可可实实现现任任何何组组合合逻逻辑辑函函数数。此此外外，用用4 4线线-16-16线线译译码码器器还还可可实现实现BCDBCD码到十进制码的变换。码到十进制码的变换。第100页/共111页2023/3/201014.4 4.4 组合逻辑电路中的险象竞争组合逻辑电路中的险象竞争产生险象的原因产生险象的原因现象竞争的判断现象竞争的判断想象竞争的消除方法想象竞争的消除方法第101页/共111页2023/3/201021&BCAF&dgeG1G2G3G4AFdegtpd21由于竞争使得电路产生了暂时错误输出称之为险象险象。多个信号经不同路径到达某一点有时间差，

33、称为竞争竞争。产生险象的原因第102页/共111页2023/3/20103险象的类型1、0型险象型险象 在一瞬间输出出现了一个不应该有的负脉冲，这在一瞬间输出出现了一个不应该有的负脉冲，这个负脉冲就称个负脉冲就称0型险象。型险象。2、1型险象型险象 在一瞬间输出出现了一个不应该有的正脉冲，这在一瞬间输出出现了一个不应该有的正脉冲，这个正脉冲就称个正脉冲就称1型险象。型险象。第103页/共111页2023/3/20104险象竞争的判断1.代数法 检查是否存在某个变量X，它同时以原变量和反变量的形式出现在函数表达式中；如果上述现象存在，则检查表达式是否可在一定条件下成为X+X或者XX 的形式，若能

34、则说明与函数表达式对应的电路可能产生险象。A+A的形式为0型险象，AA的形式为1型险象。第104页/共111页2023/3/20105【例1】Y=AB+AC当当B=C=1时，时，Y=A+A0型险象型险象【例2】Y=(A+B)(A+C)当当B=C=0时，时，Y=AA1型险象型险象注意一个逻辑函数可能存在多个险象。一个逻辑函数可能存在多个险象。【例3】Y=AB+AC+BC当当B=1，C=0时，时，Y=A+A0型险象型险象当当A=0，C=1时，时，Y=B+B0型险象型险象当当A=1，B=0时，时，Y=C+C0型险象型险象判别一个逻辑函数是否存在险象，一判别一个逻辑函数是否存在险象，一定要根据原函数表

35、达式，而不能化简定要根据原函数表达式，而不能化简第105页/共111页2023/3/20106当描述电路的逻辑函数为与或式时,可采用卡诺图来判断是否存在险象。其方法是观察是否存在相切的卡诺图,若存在则可能产生险象。2.卡诺图法第106页/共111页2023/3/20107 因此当BD=1，C0时，电路可能由于A的变化而产生险象。00 01 11 1000011110ABCD11111111第107页/共111页2023/3/201081 1）代数法）代数法 在不影响逻辑关系的前提下，加入冗余项或乘以多余因子，使之不出现A+A或AA的形式。【例】Y=AB+AC+BC+AC+AB+BC冗余项冗余项险象竞争的消除方法第108页/共111页2023/3/201093）选通法 在产生竞争冒险门的输入端加一个选通与门，选通脉冲在电路稳定后再加上。4 4）加滤波电容）加滤波电容 在产生竞争冒险门的输出端与地之间加一个电容。因为冒险脉冲都很窄，加电容后可消除冒险脉冲。在TTL电路中该电容通常为几十几百PF。如上图所示。第109页/共111页2023/3/20110作业题作业题1、4-1,4-22、4-33、4-7,4-8,4-104、4-11,4-12,4-15,4-17第110页/共111页2023/3/20111感谢您的观看。第111页/共111页