《4-2组合逻辑电路解析.ppt》由会员分享，可在线阅读，更多相关《4-2组合逻辑电路解析.ppt（27页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路4.1概述概述一、组合逻辑电路的特点一、组合逻辑电路的特点1.从功能上从功能上 2.从电路结构上从电路结构上任意时刻任意时刻任意时刻任意时刻的输出仅的输出仅的输出仅的输出仅取决于该时刻的输入取决于该时刻的输入取决于该时刻的输入取决于该时刻的输入不含记忆（存储）不含记忆（存储）不含记忆（存储）不含记忆（存储）元件元件元件元件第四章第四章 组合逻辑电路组合逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路二、逻辑功能的描述二、逻辑功能的描述组合逻辑组合逻辑 电路电路组合逻辑电路的框图组合逻辑电路的框图数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑
2、电路一、逻辑抽象一、逻辑抽象一、逻辑抽象一、逻辑抽象 分析因果关系，确定输入分析因果关系，确定输入分析因果关系，确定输入分析因果关系，确定输入/输出变量输出变量输出变量输出变量 定义逻辑状态的含意（赋值）定义逻辑状态的含意（赋值）定义逻辑状态的含意（赋值）定义逻辑状态的含意（赋值）列出真值表列出真值表列出真值表列出真值表二、写出函数式二、写出函数式二、写出函数式二、写出函数式三、选定器件类型三、选定器件类型三、选定器件类型三、选定器件类型四、根据所选器件：对逻辑式化简（用门）四、根据所选器件：对逻辑式化简（用门）四、根据所选器件：对逻辑式化简（用门）四、根据所选器件：对逻辑式化简（用门）变换（
3、用变换（用变换（用变换（用MSIMSI）或进行相应的描述（或进行相应的描述（或进行相应的描述（或进行相应的描述（PLDPLD）五、画出逻辑电路图，或下载到五、画出逻辑电路图，或下载到五、画出逻辑电路图，或下载到五、画出逻辑电路图，或下载到PLDPLD 六、工艺设计六、工艺设计4.2.2 4.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计方法数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路设计举例：设计举例：设计举例：设计举例：设计一个监视交通信号灯状态的逻辑电路设计一个监视交通信号灯状态的逻辑电路设计一个监视交通信号灯状态的逻辑电路设计一个监视交通
4、信号灯状态的逻辑电路如果信号灯如果信号灯出现故障，出现故障，Z为为1RAGZ数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路设计举例：设计举例：1.1.抽象抽象抽象抽象输入变量输入变量输入变量输入变量:红（红（红（红（R R）、黄（黄（黄（黄（A A）、绿（绿（绿（绿（G G）输出变量：输出变量：输出变量：输出变量：故障信号（故障信号（故障信号（故障信号（Z Z）2.2.写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式输入变量输入变量输输出出R R A AG GZ Z0 00 00 01 10 00 01 10 00 01 10 00 00 01 11 11 11 10 00 00 0
5、1 10 01 11 11 11 10 01 11 11 11 11 1数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路设计举例：设计举例：3.3.选用小规模选用小规模选用小规模选用小规模SSISSI器件器件器件器件4.4.化简化简化简化简5.5.画出逻辑图画出逻辑图画出逻辑图画出逻辑图数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路4.3 若干常用组合逻辑电路若干常用组合逻辑电路4.3.1 编码器编码器编码：将输入的每个高编码：将输入的每个高/低电平信号变成一低电平信号变成一个对应的二进制代码个对应的二进制代码普通编码器普通编码器优先编码器优先编码器数字逻辑电路数字逻辑电路数字逻辑电路数字逻
6、辑电路一、普通编码器一、普通编码器特点：任何时特点：任何时特点：任何时特点：任何时刻只允许输入刻只允许输入刻只允许输入刻只允许输入一个编码信号。一个编码信号。一个编码信号。一个编码信号。例：例：例：例：3 3位位位位二进二进二进二进制普通编码器制普通编码器制普通编码器制普通编码器输输 入入输输 出出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 01 10 00 01 10 00 00 0
7、0 00 00 01 10 00 00 00 01 10 00 00 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 00 00 01 10 00 01 10 01 10 00 00 00 00 00 01 10 01 11 10 00 00 00 00 00 00 00 01 11 11 11 1数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路利用无关项化简，得：利用无关项化简，得：数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路二、优先编码器二、优先编码器特点：允许同时输入两个以上的编码信号，但特点：允许同时输入两个以上的编码信号
8、，但特点：允许同时输入两个以上的编码信号，但特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。只对其中优先权最高的一个进行编码。只对其中优先权最高的一个进行编码。只对其中优先权最高的一个进行编码。数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路低电平低电平实例：实例：74HC14874HC148数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路选选通通信信号号选通信号数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路附附加加输输出出信信号号为0时，电路工作无编码输入为0时，电路工作有编码输入数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路输输输输 入入入入输输输输 出出出出
9、1 1X XX XX XX XX XX XX XX X1 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 01 10 0X XX XX XX XX XX XX X0 00 00 00 01 10 00 0X XX XX XX XX XX X0 01 10 00 01 11 10 00 0X XX XX XX XX X0 01 11 10 01 10 01 10 00 0X XX XX XX X0 01 11 11 10 01 11 11 10 00 0X XX XX X0 01 11 11 11 11 10 00 01 10 00 0X X
10、X X0 01 11 11 11 11 11 10 01 11 10 00 0X X0 01 11 11 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 11 11 11 11 11 11 10 0数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路状态状态状态状态1 11 1不工作不工作不工作不工作0 01 1工作，但无输入工作，但无输入工作，但无输入工作，但无输入1 10 0工作，且有输入工作，且有输入工作，且有输入工作，且有输入0 00 0不可能出现不可能出现不可能出现不可能出现附加输出信号的状态及含意附加输出信号的状态及含意附加输出信号的状态及含意
11、附加输出信号的状态及含意数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路控制端扩展功能举例：控制端扩展功能举例：控制端扩展功能举例：控制端扩展功能举例：例：例：例：例：用两片用两片用两片用两片8 8线线线线-3-3线优先编码器线优先编码器线优先编码器线优先编码器1616线线线线-4-4线优先编码器线优先编码器线优先编码器线优先编码器其中，其中，其中，其中，的优先权最高的优先权最高的优先权最高的优先权最高 数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路 第一片为高优先权第一片为高优先权第一片为高优先权第一片为高优先权 只有只有只有只有(1)(1)无编码输入时，无编码输入时，无编码输入时，无编码
12、输入时，(2)(2)才允许工作才允许工作才允许工作才允许工作 第第第第(1)(1)片片片片 时表示对时表示对时表示对时表示对 的编码的编码的编码的编码 低低低低3 3位输出应是两片的输出的位输出应是两片的输出的位输出应是两片的输出的位输出应是两片的输出的“或或或或”数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路三、二三、二三、二三、二-十进制优先编码器十进制优先编码器十进制优先编码器十进制优先编码器 将将将将 编成编成编成编成0110 11100110 1110 的优先权最高，的优先权最高，的优先权最高，的优先权最高，最低最低最低最低 输入的低
13、电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路4.3.2 4.3.2 译码器译码器译码器译码器 译码：将每个输入的二进制代码译成对应的输出高、低译码：将每个输入的二进制代码译成对应的输出高、低译码：将每个输入的二进制代码译成对应的输出高、低译码：将每个输入的二进制代码译成对应的输出高、低电平信号。电平信号。电平信号。电平信号。常用的有：二进制译码器，二常用的有：二进制译码器，二常用的有：二进制译码器，二常用的有：二进制译码器，二-十进
14、制译码器，显示译码十进制译码器，显示译码十进制译码器，显示译码十进制译码器，显示译码器等器等器等器等 一、二进制译码器一、二进制译码器一、二进制译码器一、二进制译码器 例：例：例：例：3 3线线线线88线译码器线译码器线译码器线译码器0 00 00 00 00 00 00 01 11 11 11 10 00 00 00 00 00 01 10 00 01 11 10 00 00 00 00 01 10 00 01 10 01 10 00 00 00 01 10 00 00 00 00 01 10 00 00 01 10 00 00 00 01 11 10 00 00 01 10 00 00 0
15、0 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 00 00 00 00 0Y Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 7A A0 0A A1 1A A2 2输输输输 出出出出输输输输 入入入入数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路真值表真值表真值表真值表 逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：用电路进行实现用电路进行实现用电路进行实现用电路进行实现 用二极管与门阵用二极管与门阵列组成的列组成的3线线8线译码器线译码器数字逻辑电路数字逻辑电
16、路数字逻辑电路数字逻辑电路集成译码器实例：集成译码器实例：集成译码器实例：集成译码器实例：74HC13874HC138低电平低电平输出输出附加附加控制端控制端数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路74HC138的功能表：的功能表：输输输输 入入入入输输输输 出出出出S S1 1A A2 2A A1 1A A0 00 0X XX XX XX X1 11 11 11 11 11 11 11 1X X1 1X XX XX X1 11 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 11 11 11 10 01 10 00 00 01 11 11 1
17、1 11 11 11 10 01 11 10 00 01 10 01 11 11 11 11 10 01 11 11 10 00 01 11 11 11 11 11 10 01 11 11 11 10 01 10 00 01 11 11 10 01 11 11 11 11 10 01 10 01 11 11 10 01 11 11 11 11 11 10 01 11 10 01 10 01 11 11 11 11 11 11 10 01 11 11 10 01 11 11 11 11 11 11 1数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路 利用附加控制端进行扩展利用附加控制端进行扩展利用附加控制端进行扩展利用附加控制端进行扩展例：例：例：例：用用用用74HC13874HC138（3 3线线线线88线译码器）线译码器）线译码器）线译码器）4 4线线线线1616线译码器线译码器线译码器线译码器数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路D3=1D3=0数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路D3=1D3=0数字逻辑电路数字逻辑电路数字逻辑电路数字逻辑电路4.94.9题题题题