《数字电路与逻辑设计教程-第4章.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计教程-第4章.ppt（90页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第4章章 触发器触发器4.1 触发器概述触发器概述4.2 时钟型触发器时钟型触发器4.3 主从型触发器主从型触发器4.4 边沿型触发器和维持边沿型触发器和维持-阻塞型触发器阻塞型触发器4.5 常用集成触发器常用集成触发器本章小结本章小结4.1 触发器概述触发器概述4.1.1 触发器的基本性质触发器的基本性质触发器触发器(Flip-Flop)是双稳态触发器的简称，它由逻辑门加上适是双稳态触发器的简称，它由逻辑门加上适当的反馈线祸合而成，具有两个互补的输出端当的反馈线祸合而成，具有两个互补的输出端Q和和 。触发器。触发器具有以下两个基本性质。具有以下两个基本性质。(1)触发器有两个稳定的工作状态
2、，一个是触发器有两个稳定的工作状态，一个是“0”状态，即输出状态，即输出Q=0和和 =1；另一个是另一个是“1”状态，即输出状态，即输出Q=1和和 =0。当无外界信号作用。当无外界信号作用时，触发器维持原来的稳定状态，并能长期保持不变。时，触发器维持原来的稳定状态，并能长期保持不变。(2)在一定的外界信号作用下，触发器可以从一个稳定状态翻在一定的外界信号作用下，触发器可以从一个稳定状态翻转到另一个稳定状态，而且在外界信号消失后，仍能保持更转到另一个稳定状态，而且在外界信号消失后，仍能保持更新后的状态。新后的状态。下一页返回4.1 触发器概述触发器概述实际上，触发器已成为具有记忆一位二进制数实际
3、上，触发器已成为具有记忆一位二进制数(Q=0或或1)的存的存储单元。利用触发器的记忆功能，可以构造计数器、寄存器、储单元。利用触发器的记忆功能，可以构造计数器、寄存器、移位寄存器等基本时序逻辑电路。移位寄存器等基本时序逻辑电路。触发器的种类很多。按结构形式的不同，触发器可分为时钟触发器的种类很多。按结构形式的不同，触发器可分为时钟型触发器、主从型触发器、边沿型和维持阻塞型触发器。按型触发器、主从型触发器、边沿型和维持阻塞型触发器。按逻辑功能来划分，触发器还可以分为逻辑功能来划分，触发器还可以分为RS触发器、触发器、D触发器、触发器、JK触发器和触发器和T触发器。触发器。下一页返回上一页4.1
4、触发器概述触发器概述4.1.2 基本基本RS触发器触发器图图4-1所示为基本所示为基本RS触发器的逻辑图和逻辑符号，电路由两触发器的逻辑图和逻辑符号，电路由两个与非门输入、输出交叉耦合而成。个与非门输入、输出交叉耦合而成。和和 是信号输入端，是信号输入端，、上的上的“一一”及符号及符号 、端的小圆圈端的小圆圈“O”表示输入在低电平表示输入在低电平下有效，即低电平能使触发器输出状态发生翻转。基本触发下有效，即低电平能使触发器输出状态发生翻转。基本触发器有两个互补的输出端器有两个互补的输出端Q和和 ，当，当Q=0、=1时，称触发器处时，称触发器处于于“0”状态；当口状态；当口=1、=0时，称触发器
5、处于时，称触发器处于“1”状态。状态。下一页返回上一页4.1 触发器概述触发器概述基本触发器的工作原理可分基本触发器的工作原理可分4个过程加以说明。个过程加以说明。(1)=1时，若触发器原先处于时，若触发器原先处于1状态，即状态，即Q=1，=0，则门，则门1的两个输入一个为的两个输入一个为“1”、一个为、一个为“0”，维持了，维持了 Q=1的状态，的状态，而门而门2的两个输入均为的两个输入均为“1”，维持了，维持了 =0的状态；若触发器的状态；若触发器原来处于原来处于“0”状态，即状态，即Q=0，=1，则门，则门1的两个输入均为的两个输入均为“1”，维持了，维持了Q=0的状态，而门的状态，而门
6、2的两个输入一个为的两个输入一个为“1”、一个为一个为“0”，维持，维持 =1的状态。即当的状态。即当 =1时，基本触发时，基本触发器维持原状态不变。器维持原状态不变。上一页 下一页返回4.1 触发器概述触发器概述(2)=1，由由“1”“0”时，若触发器原来处于时，若触发器原来处于“1”状态，即状态，即Q=1，=0，则门，则门1的两个输入由一个为的两个输入由一个为“1”、一个为一个为“0”变为两个均为变为两个均为“1”，使，使Q由由“1”“0”，同时门，同时门2的两个输入一个为的两个输入一个为“1”、一个为、一个为“0”，使使 由由“0”“1”；，此时触发器发生了由；，此时触发器发生了由“1”
7、“0”的翻转；若触发器原来处于的翻转；若触发器原来处于“0”状态，即状态，即Q=0，=1，则门，则门1的两个输入均为的两个输入均为“1”，维持了，维持了Q=0的状的状态，而门态，而门2的两个输入均为的两个输入均为“0”，维持了，维持了 =1的状态，的状态，即触发器仍处于即触发器仍处于“0”状态。当状态。当 =1，由由“1”“0”时，无论原始状态如何，基本触发器均将处于时，无论原始状态如何，基本触发器均将处于“0”状状态。而且，当态。而且，当 再由再由“0”“1”时，触发器仍维持时，触发器仍维持“0”状态不变，所以状态不变，所以 称为直接置称为直接置0(Reset)端，也称端，也称复位端。复位端
8、。上一页 下一页返回4.1 触发器概述触发器概述(3)=1、由由“1”“0”时，若触发器原先处于时，若触发器原先处于“1”状态，状态，即即Q=1、=0时，则门时，则门1的两个输入均为的两个输入均为“0”、维持了、维持了Q=1的的状态，而门状态，而门2的两个输入均为的两个输入均为“1”、也维持了、也维持了Q=0的状态，的状态，即触发器仍处于即触发器仍处于“1”状态；若触发器原先处于状态；若触发器原先处于“0”状态，状态，即即Q=0、=1时，则门时，则门1的两个输入均由的两个输入均由“1”变为一个为变为一个为“1”、一个为、一个为“0”，使，使Q由由“0”“1”，同时门，同时门2的两个输的两个输入
9、由一个为入由一个为“1”、一个为、一个为“0”变为两个均为变为两个均为“1”，使，使 由由“1”“0”，此时触发器发生了由，此时触发器发生了由“0”“1”的翻转；即当的翻转；即当 =1、由由“1”“0”时，无论原始状态如何，基本触发器均时，无论原始状态如何，基本触发器均将处于将处于“1”状态。状态。上一页 下一页返回4.1 触发器概述触发器概述而且当而且当 再由再由“0”“1”时，触发器仍维持时，触发器仍维持“1”状态不变，所以状态不变，所以 成为直接置成为直接置1（Set）端，也称置）端，也称置位端。位端。(4)=0时，无论触发器原始状态如何，两与非门时，无论触发器原始状态如何，两与非门的输
10、出均为的输出均为“1”，即此时触发器处于非正常状态。，即此时触发器处于非正常状态。当，、当，、都由都由“0”“1”时，由由于翻转速度的差时，由由于翻转速度的差异，触发器的最终结果将无法确定。例如，若，略异，触发器的最终结果将无法确定。例如，若，略微先于微先于 由由0”“1”，由于，由于Q此刻仍为此刻仍为“1”，所以，所以，由由“1”“0”，使，使Q维持为维持为“1”，即触发器处于，即触发器处于“1”状态。此后，再由状态。此后，再由“0”“1”已无法改变触已无法改变触发器的状态；反之，若发器的状态；反之，若 略微先于略微先于 ，“0”“1”，同理，触发器将处于，同理，触发器将处于“0”状态。状态
11、。上一页 下一页返回4.1 触发器概述触发器概述因此，基本触发器使用时不允许，、因此，基本触发器使用时不允许，、同时为同时为“0”。换句话。换句话说，基本触发器使用时必须保证，、说，基本触发器使用时必须保证，、中至少有一个为中至少有一个为“1”，即必须满足，即必须满足RS=0的条件，这个条件也称为基本的条件，这个条件也称为基本RS触发器输触发器输入信号的约束条件。入信号的约束条件。4.1.3 触发器逻辑功能的描述触发器逻辑功能的描述触发器的输出状态不仅取决于输入信号，而且还与输入信号触发器的输出状态不仅取决于输入信号，而且还与输入信号作用前电路的状态有关，因此，触发器的逻辑功能表示方法作用前电
12、路的状态有关，因此，触发器的逻辑功能表示方法要比门电路复杂一些。通常采用功能真值表、特征方程、激要比门电路复杂一些。通常采用功能真值表、特征方程、激励表、状态图及时序图等方法对触发器的逻辑功能进行描述。励表、状态图及时序图等方法对触发器的逻辑功能进行描述。下面以基本下面以基本RS触发器为例，来介绍各种描述方法的应用。触发器为例，来介绍各种描述方法的应用。上一页 下一页返回4.1 触发器概述触发器概述1.功能真值表功能真值表触发器在输入信号发生变化前的状态称为触发器在输入信号发生变化前的状态称为“初态初态”，用，用Qn表表示，而输入信号发生变化后触发器所进人的状态称为示，而输入信号发生变化后触发
13、器所进人的状态称为“次态次态”，用，用Qn+1表示。功能真值表以表格的形式反映了触发器从表示。功能真值表以表格的形式反映了触发器从初态初态Qn向次态向次态Qn+1转移的规律，所以也称为状态转移真值表。转移的规律，所以也称为状态转移真值表。表表4-1所示为基本所示为基本RS触发器的功能真值表，从表中可以清楚触发器的功能真值表，从表中可以清楚地看出基本触发器在输入信号作用下的状态转移过程，即地看出基本触发器在输入信号作用下的状态转移过程，即R=0，=1时，无论初态如何，触发器次态均为时，无论初态如何，触发器次态均为“0”；R=1，=0时，无论初态如何，触发器次态均为时，无论初态如何，触发器次态均为
14、“1”；R=1时，时，触发器状态维持不变，即次态与初态相同。触发器状态维持不变，即次态与初态相同。上一页 下一页返回4.1 触发器概述触发器概述R=0时，破坏互补输出，撤去输入低电平信号后，触发器状时，破坏互补输出，撤去输入低电平信号后，触发器状态不定，这种情况不允许出现。态不定，这种情况不允许出现。2.特征方程特征方程把现态把现态Qn也看成是一个变量，它和也看成是一个变量，它和 R、S一起决定着次态一起决定着次态Qn+1，由功能真值表表由功能真值表表4-1可画出可画出图图4-2所示的卡诺图，图中所示的卡诺图，图中“x”表示表示没有这种情况，可取任意值。根据卡诺图可得到没有这种情况，可取任意值
15、。根据卡诺图可得到Qn+1的函数表的函数表达式，即为特征方程达式，即为特征方程:从特征方程同样可以看出基本触发器的状态转移关系，即从特征方程同样可以看出基本触发器的状态转移关系，即 =0、S=1时，时，Qn+1=0；=1、=0时。时。Qn+1=1；=1时，时，Qn+1=Qn；=0违反了约束条件（约束条件是为了避免触发器出现不违反了约束条件（约束条件是为了避免触发器出现不确定状态而给输入信号规定的限制条件）。确定状态而给输入信号规定的限制条件）。上一页 下一页返回4.1 触发器概述触发器概述3.激励表激励表激励表也称驭动表，它用表格的形式反映了触发器为达到一激励表也称驭动表，它用表格的形式反映了
16、触发器为达到一定的转移状态所需的输入条件。激励表实际上是功能真值表定的转移状态所需的输入条件。激励表实际上是功能真值表的逆关系，可以直接由功能真值表转换得到，它适用于时序的逆关系，可以直接由功能真值表转换得到，它适用于时序逻辑电路的设计。逻辑电路的设计。表表4-2为基本为基本RS触发器的激励表。从基本触发器的激励表中可触发器的激励表。从基本触发器的激励表中可以看出：若要触发器状态由以看出：若要触发器状态由“0”“0”，只要，只要 =1，R可取任可取任何值，因为何值，因为 =0，则必定，则必定Qn+1=0，=1。则。则Qn+1不变（也为不变（也为“0”）；若要触发器状态由）；若要触发器状态由“0
17、”“1”，只要，只要 =1、=0，因为因为 =0。则必定。则必定Qn+1=1，R此时不能为此时不能为“0”，因为有约束，因为有约束条件限制。条件限制。上一页 下一页返回4.1 触发器概述触发器概述若要触发器状态由若要触发器状态由“1”“0”，只要，只要 =0、=1，因为因为 =0，则必定，则必定Qn+1=0，此时，此时 不能为不能为“0”，因，因为有约束条件限制；若要触发器状态由为有约束条件限制；若要触发器状态由“1”“0”，只要，只要 =1、S可取任何值，因为可取任何值，因为 =0。则必定。则必定Qn+1=1，=1，则必定不变（也为，则必定不变（也为“1”）。）。4.状态图状态图状态图是状态
18、转移图的简称，这是一种用以描述触状态图是状态转移图的简称，这是一种用以描述触发器状态转移与输入信号关系的有向图。发器状态转移与输入信号关系的有向图。图图4-3所示为基本所示为基本RS触发器的状态图。图内两个圆触发器的状态图。图内两个圆圈分别以圈分别以“0”和和“1”，表示基本触发器的两种状，表示基本触发器的两种状态；有向弧线上的数字表示状态转换时所需的输入态；有向弧线上的数字表示状态转换时所需的输入信号信号 和和 的取值。的取值。上一页 下一页返回4.1 触发器概述触发器概述从基本触发器的状态图可以看出，有两条弧线从状态从基本触发器的状态图可以看出，有两条弧线从状态“0”出出发；其中一条标有发
19、；其中一条标有“10”的指向状态的指向状态“1”，表示若初态，表示若初态Qn=0、=1、=0，则次态，则次态Qn+1=1；另一条标有；另一条标有“1”的指回的指回状态状态“0”，表示若初态，表示若初态Qn=0、=1、取任意值，则次态取任意值，则次态Qn+1仍为仍为“0”。另外，也有两条弧线从状态。另外，也有两条弧线从状态“1”发出，其中发出，其中一条标有一条标有“01”的指向状态的指向状态“0”，表示若初态，表示若初态Qn=1、=0、=1，则次态，则次态Qn+1=0；另一条标有；另一条标有“1”的指回状态的指回状态“1”，表，表示若初态示若初态Qn=1、=1、取任意值，则次态取任意值，则次态Q
20、n+1仍为仍为“1”。上一页 下一页返回4.1 触发器概述触发器概述5.时序图时序图时序图是工作时序图的简称，从时序图中可以直观地分析出时序图是工作时序图的简称，从时序图中可以直观地分析出触发器的特性和工作状态。触发器的特性和工作状态。图图4-4所示为基本所示为基本RS触发器的时序图，该图假设基本触发器的触发器的时序图，该图假设基本触发器的初始状态为初始状态为“0”，、的初始值均为的初始值均为“1”。当。当 不变，不变，且且 由由“1”“0”时，时，Q由由“0”“1”、由由“1”“0”，即触发器状态由即触发器状态由“0”“1”，此时，只要，此时，只要 不变，不变，再如何再如何变化，触发器都维持
21、变化，触发器都维持“1”状态不变。此后，当状态不变。此后，当 为为“1”，由由“1”“0”，此时，只要，此时，只要 不变，不变，再如何变化，触发器再如何变化，触发器都维持都维持“0”状态不变。状态不变。上一页 下一页返回4.1 触发器概述触发器概述图中的阴影部分表示图中的阴影部分表示 和和 同时由同时由“1”“0”、再由、再由“0”“1”时，触发器状态将不确定。时，触发器状态将不确定。触发器的各种逻辑功能描述方法本质上是一致的，可以相互触发器的各种逻辑功能描述方法本质上是一致的，可以相互推导。推导。上一页返回4.2 时钟型触发器时钟型触发器基本基本RS触发器电路简单，可以储存一位二进制代码，是
22、构成触发器电路简单，可以储存一位二进制代码，是构成各种性能更完善的触发器的基础。其缺点是直接控制，即信号各种性能更完善的触发器的基础。其缺点是直接控制，即信号存在期间直接控制着输出端的状态，使用的局限性很大。在实存在期间直接控制着输出端的状态，使用的局限性很大。在实际应用中，往往希望触发器的输入信号仅在一定时间内起作用，际应用中，往往希望触发器的输入信号仅在一定时间内起作用，而不是输入信号一变，触发器状态立即发生变化。这就需要对而不是输入信号一变，触发器状态立即发生变化。这就需要对触发器输入信号起作用的时间进行控制，增加输入控制端和时触发器输入信号起作用的时间进行控制，增加输入控制端和时钟脉冲
23、钟脉冲CP (Clock Pulse)后触发器便成为时钟型触发器，也称后触发器便成为时钟型触发器，也称同步触发器。时钟型触发器状态的变化不仅取决于输入信号的同步触发器。时钟型触发器状态的变化不仅取决于输入信号的变化，还取决于时钟脉冲变化，还取决于时钟脉冲CP的作用。这样，数字系统中的多的作用。这样，数字系统中的多个时钟型触发器就可以在统一的个时钟型触发器就可以在统一的CP信号控制下协调地工作。信号控制下协调地工作。下一页返回4.2 时钟型触发器时钟型触发器时钟型触发器按逻辑功能划分为有时钟型触发器按逻辑功能划分为有RS触发器、触发器、D触发器、触发器、JK触发器和触发器和T触发器触发器4种。种
24、。4.2.1 时钟型时钟型RS触发器触发器时钟型时钟型RS触发器的电路结构如图触发器的电路结构如图4-5(a)所示，而所示，而图图4-5 (b)所所示为逻辑符号。图中门示为逻辑符号。图中门1和门和门2构成基本触发器，门构成基本触发器，门3和门和门4为为触发引导电路，触发引导电路，R和和S为输入端，为输入端，CP为时钟控制端。为时钟控制端。从时钟型从时钟型RS触发器的电路结构图中可以看出：当触发器的电路结构图中可以看出：当CP=0时，时，无论无论R，S为何值，均有为何值，均有 =1，触发器状态不受，触发器状态不受R、S输入的输入的影响，影响，Qn+1=Qn维持原状态不变。当维持原状态不变。当CP
25、=1时，若时，若R=1、S=0，则，则 =0、=1，触发器次态，触发器次态Qn+1=0；若；若R=0、S=1，则，则 =1、=0，触发器次态，触发器次态Qn+1=1。上一页 下一页返回4.2 时钟型触发器时钟型触发器由于触发器翻转除了由于触发器翻转除了R、S输入外，还依赖于输入外，还依赖于CP脉冲的高电平脉冲的高电平存在，所以这种触发器称为时钟型触发器。这里，存在，所以这种触发器称为时钟型触发器。这里，R是置是置“0”端、端、S是置是置“1”端，它们均为端，它们均为“1”电平有效。若电平有效。若R=S=1，则，则CP由由“1”“0”的瞬间，触发器将出现不确定状的瞬间，触发器将出现不确定状态。所
26、以时钟型态。所以时钟型RS触发器的约束条件是触发器的约束条件是R、S不可同时为不可同时为“1”，即约束条件为，即约束条件为RS=0。根据上述分析，可以推导出时钟型根据上述分析，可以推导出时钟型RS触发器的特征方程为：触发器的特征方程为：上一页 下一页返回4.2 时钟型触发器时钟型触发器该特征方程反映了在该特征方程反映了在CP作用下，时钟型作用下，时钟型RS触发器次态触发器次态Qn+1和和输入输入R、S及初态及初态Qn之间的逻辑关系，同时也给出了触发器的之间的逻辑关系，同时也给出了触发器的约束条件。约束条件。时钟型时钟型RS触发器的功能真值表、激励表分别见触发器的功能真值表、激励表分别见表表4-
27、3和和表表4-4，状态图如，状态图如图图4-6所示。它具有置所示。它具有置0、置、置1和保持的功能。和保持的功能。4.2.2 时钟型时钟型D触发器触发器若在时钟型若在时钟型RS触发器的触发器的R和和S端之间加一个非门，使它们保持端之间加一个非门，使它们保持互补关系，并使互补关系，并使S作为唯一的一个输入信号端作为唯一的一个输入信号端D，就得到厂如，就得到厂如图图4-7(a)所示的时钟型所示的时钟型D触发器的电路，触发器的电路，图图4-7(b)是其逻辑符是其逻辑符号。号。上一页 下一页返回4.2 时钟型触发器时钟型触发器由电路图可以看出由电路图可以看出R、S与输入的关系为与输入的关系为:当当CP
28、=0时，无论时，无论D为何值，为何值，、均为均为“1”，触发器维持原状，触发器维持原状态不变。当态不变。当CP=1时。若时。若D=1，则，则R=0、S=1，此时，此时 ,=1、=0，触发器状态为，触发器状态为“1”；若；若D=0，则，则R=1、S=0，此时，此时 =0、=1，触发器状态为，触发器状态为“0”。即当。即当CP有效时，触发器状态由输有效时，触发器状态由输入信号入信号D确定。由于确定。由于R和和S之间的互补关系使它们不可能同时之间的互补关系使它们不可能同时为为“1”，时钟型，时钟型RS触发器的约束条件触发器的约束条件RS=0自动满足；或者自动满足；或者说，由于说，由于 。上一页 下一
29、页返回4.2 时钟型触发器时钟型触发器基本基本RS触发器的约束条件触发器的约束条件 也自动满足，所以输入信号也自动满足，所以输入信号D不需要不需要加约束条件。由此可列出时钟型加约束条件。由此可列出时钟型D触发器的特征方程为：触发器的特征方程为：表表4-5和和表表4-6分别为时钟型分别为时钟型D触发器在触发器在CP有效时的功能真值表有效时的功能真值表和激励值表，它的状态图如和激励值表，它的状态图如图图4-8所示。它具有置所示。它具有置0和置和置1的功能。的功能。4.2.3 时钟型时钟型JK触发器触发器若将时钟型若将时钟型RS触发器的输出触发器的输出Q和和 分别通过反馈线连接到输入分别通过反馈线连
30、接到输入端端R和和S上，利用上，利用Q和和 的互补性以确保的互补性以确保R和和S不会同时为不会同时为“1”，再另外设置输入信号端，再另外设置输入信号端J和和K，便得到了，便得到了图图4-9(a)所示的时钟所示的时钟型型JK触发器的电路，触发器的电路，图图4-9(b)是其逻辑符号。是其逻辑符号。上一页 下一页返回4.2 时钟型触发器时钟型触发器由电路图可以看出由电路图可以看出 、与输入的关系为：与输入的关系为：当当CP=0时，无论时，无论J、K为何值，为何值，、均为均为“1”，触发器维持原状态不变。当触发器维持原状态不变。当CP=1时，若时，若J=K=0，则，则，、仍均为仍均为“1，触发器也维持
31、原状态不变。，触发器也维持原状态不变。当当CP=1时，时，J=1、K=0，此时若触发器原状态，此时若触发器原状态“1”,即即Q=1、=0，由于反馈线的作用使，由于反馈线的作用使 =1，触发器状态不变维持为触发器状态不变维持为“1”；若触发器原状态为；若触发器原状态为“0”；即；即Q=0，=1，由于反馈线的作用使，由于反馈线的作用使 =1，=0，触发器状态翻转为，触发器状态翻转为“1”。换句话说，无论触。换句话说，无论触发器原状态如何，只要发器原状态如何，只要J=1，K=0，在，在CP的作用下，的作用下，触发器状态总为触发器状态总为”1”。所以，。所以，J也称置也称置”1”端。端。上一页 下一页
32、返回4.2 时钟型触发器时钟型触发器 当当CP=1时，时，J=0，K=1，此时若触发器原状态为，此时若触发器原状态为“1”，即，即Q=1，=0,由于反馈线的作用使由于反馈线的作用使 =0，=1，触发器状态翻转为，触发器状态翻转为“0”，若触发器原状态为，若触发器原状态为“0”，即，即Q=0，=1,由于反馈线作由于反馈线作用使用使 =1，触发器状态不变维持为，触发器状态不变维持为“0”。换句话说，无论。换句话说，无论触发器原状态如何，只要触发器原状态如何，只要J=0，K=1，在，在CP的作用下，触发的作用下，触发器状态总为器状态总为“0”。所以，。所以，K也称置也称置“0”端。端。上一页 下一页
33、返回4.2 时钟型触发器时钟型触发器当当CP=1时，时，J=K=1，此时若触发器原状态为，此时若触发器原状态为“1”，即，即Q=1，=0，由于反馈线的作用使，由于反馈线的作用使 =0，=1，触发器状态翻转为，触发器状态翻转为“0”；若触发器原状态为；若触发器原状态为“0”；即；即Q=0，=1,由于反馈线的作用由于反馈线的作用使使 =1，=0，触发器状态翻转为，触发器状态翻转为“1”。换句话说，无论触发。换句话说，无论触发器原状态如何，只要器原状态如何，只要J=K=1，在，在CP的作用下，触发器状态总的作用下，触发器状态总会翻转，即会翻转，即Qn+1=。上一页 下一页返回4.2 时钟型触发器时钟
34、型触发器由关系式由关系式 可知，无论可知，无论J，K取何值，都不会取何值，都不会出现出现R=S=0的情况，所以时钟型的情况，所以时钟型JK触发器也不存在输入信号触发器也不存在输入信号的约束条件问题。由此，可列出时钟型的约束条件问题。由此，可列出时钟型JK触发器的特征方程触发器的特征方程为为:表表4-7和和表表4-8分别给出了时钟型分别给出了时钟型JK触发器在触发器在CP有效时的功能有效时的功能真值表和激励表，它的状态图如真值表和激励表，它的状态图如图图4-10 所示。它具有置所示。它具有置“0”、置置“1”、保持和翻转的功能。、保持和翻转的功能。上一页 下一页返回4.2 时钟型触发器时钟型触发
35、器4.2.4 时钟型时钟型T触发器触发器将时钟型将时钟型JK触发器的触发器的J、K端相连作为一个输入端端相连作为一个输入端T，就得到，就得到了了图图4-11(a)所示的时钟型所示的时钟型T触发器的电路，触发器的电路，图图4-11(b)是其逻是其逻辑符号。可以说，时钟型辑符号。可以说，时钟型T触发器是时钟型触发器是时钟型JK触发器在触发器在J=K时的特例。时的特例。由电路图可以看出由电路图可以看出 和和 与输入的关系为与输入的关系为:当当CP=0时，无论时，无论T为何值，为何值，、均为、均为“1”，触发器维持原状，触发器维持原状态不变。当态不变。当CP=1时，若时，若T=0，则，则 、仍均为仍均
36、为“1，触发器也，触发器也维持原状态不变。维持原状态不变。上一页 下一页返回4.2 时钟型触发器时钟型触发器当当CP=1时，时，T=1，此时若触发器原状态为，此时若触发器原状态为“1”，即，即Q=1，Q=0，则，则 =0，=1，触发器状态翻转为，触发器状态翻转为“0”若触发器原状态若触发器原状态为为“0”，即，即Q=0，=1，则，则 =1，=0，触发器状态翻转为，触发器状态翻转为“1”。换句话说，无论触发器原状态如何，只要。换句话说，无论触发器原状态如何，只要T=1，在，在CP的作用下，触发器状态就会总发生翻转。的作用下，触发器状态就会总发生翻转。由关系式由关系式 可知，无论可知，无论T取何值
37、，都不会出取何值，都不会出现现 =0的情况，所以时钟型的情况，所以时钟型T触发器也不存在输入信号的约触发器也不存在输入信号的约束条件问题。此可列出时钟型束条件问题。此可列出时钟型T触发器的特征方程为触发器的特征方程为:上一页 下一页返回4.2 时钟型触发器时钟型触发器表表4-9和和表表4-10分别为时钟型分别为时钟型T触发器在触发器在CP有效时的功能真值有效时的功能真值表和激励表，它的状态如表和激励表，它的状态如图图4-12所示。它具有保持和翻转的所示。它具有保持和翻转的功能。功能。值得注意的是，值得注意的是，RS触发器、触发器、D触发器、触发器、JK触发器和触发器和T触发器触发器是是4种不同
38、逻辑功能的触发器，除本节介绍的时钟型的外，还种不同逻辑功能的触发器，除本节介绍的时钟型的外，还有其他结构形式的，如下节要介绍的主从型、边沿型等，但有其他结构形式的，如下节要介绍的主从型、边沿型等，但即使同一种触发器结构不同，逻辑功能也是一致的。即使同一种触发器结构不同，逻辑功能也是一致的。上一页返回4.3 主从型触发器主从型触发器4.3.1 时钟型触发器的空翻现象时钟型触发器的空翻现象时钟型触发器具有与时钟型触发器具有与CP信号同步动作的特点，在实际应用中，信号同步动作的特点，在实际应用中，为了确保数字系统可靠工作，要求触发器来一个为了确保数字系统可靠工作，要求触发器来一个CP至多翻转至多翻转
39、一次。对时钟型触发器来说，这就意味着在一次。对时钟型触发器来说，这就意味着在CP=1的期间，必的期间，必须保持输入信号稳定不变，否则，触发器状态将在此期间发须保持输入信号稳定不变，否则，触发器状态将在此期间发生多次翻转。生多次翻转。以以图图4-13所示的时钟型所示的时钟型JK触发器的时序图为例，来说明时钟触发器的时序图为例，来说明时钟型触发器在一个型触发器在一个CP期间的多次翻转现象。从图中可以看出，期间的多次翻转现象。从图中可以看出，由于由于J、K在一个在一个CP期间发生了多次变化，使得触发器输出口期间发生了多次变化，使得触发器输出口在此期间也发生了多次翻转。这种情况在时钟型在此期间也发生了
40、多次翻转。这种情况在时钟型RS触发器、触发器、D触发器和触发器和T触发器中同样存在。触发器中同样存在。下一页返回4.3 主从型触发器主从型触发器对于对于JK触发器和触发器和T触发器来说，情况更为严重。这两种触发触发器来说，情况更为严重。这两种触发器当器当J=K=1或者或者T=1时，在时，在CP=1期间，触发器将自行发生连期间，触发器将自行发生连续翻转。因为一旦触发器由续翻转。因为一旦触发器由“0”“1”后，由于反馈线的后，由于反馈线的作用，就具备了作用，就具备了“1”“0”的条件；而由的条件；而由“1”“0”后，后，也就具备了也就具备了“0”“1”的条件。这样反复翻转直至的条件。这样反复翻转直
41、至CP由由“1”“0”为止。这种在为止。这种在CP=1期间，虽然输入信号没有期间，虽然输入信号没有发生变化，但触发器仍发生多次翻转的现象称为触发器的空发生变化，但触发器仍发生多次翻转的现象称为触发器的空翻。翻。上一页 下一页返回4.3 主从型触发器主从型触发器对触发器来说，一个对触发器来说，一个CP期间的多次翻转意味着失控，实际上期间的多次翻转意味着失控，实际上还是在还是在CP=1的期间输入信号直接控制着触发器输出端的状态，的期间输入信号直接控制着触发器输出端的状态，这将导致触发器工作不可靠。因此，时钟型触发器主要用于这将导致触发器工作不可靠。因此，时钟型触发器主要用于数码寄存器，下面要介绍的
42、主从型触发器具有数码寄存器，下面要介绍的主从型触发器具有“主从主从”结构，结构，并以并以“双拍双拍”方式工作，从而有效地避免了时钟型触发器在方式工作，从而有效地避免了时钟型触发器在一个一个CP期间的多次翻转问题，彻底解决了直接控制问题。期间的多次翻转问题，彻底解决了直接控制问题。上一页 下一页返回4.3 主从型触发器主从型触发器4.3.2 主从型主从型RS触发器触发器主从型主从型RS触发器的电路结构如触发器的电路结构如图图4-14(a)所示，所示，图图4-14(b)所所示为逻辑符号，它由两个时钟示为逻辑符号，它由两个时钟RS触发器分别构成主触发器和触发器分别构成主触发器和从触发器，主触发器的输
43、出作为从触发器的输入，而从触发从触发器，主触发器的输出作为从触发器的输入，而从触发器的输出即为总触发器的输出。器的输出即为总触发器的输出。CP由由“0”“1”，即，即CP=1和和 =0，主触发器打开，主触发器打开，R和和S端的取值决定了主触发器的状态；此时从触发器被封锁，因端的取值决定了主触发器的状态；此时从触发器被封锁，因此无论此无论Q主主和和 如何变化，对从触发器状态无影响，即主从如何变化，对从触发器状态无影响，即主从RS触发器保持原状态不变。触发器保持原状态不变。上一页 下一页返回4.3 主从型触发器主从型触发器当当CP由由“1”“0”时，即时，即CP=0和和 =1，主触发器被封锁，主触
44、发器被封锁，输输RU 端端R和和S的变化不会影响主触发器的状态的变化不会影响主触发器的状态;此时从触发器此时从触发器打开，主触发器原有寄存的状态就传送到从触发器的输出端。打开，主触发器原有寄存的状态就传送到从触发器的输出端。例如，例如，R=1和和S=0，在，在CP=1时，主触发器状态被确定，即时，主触发器状态被确定，即Q主主=0和和 =1，此时，此时 =0，从触发器状态不变；在，从触发器状态不变；在CP=0时，主时，主触发器被封锁，此时触发器被封锁，此时 =1，从触发器打开，主触发器原来寄，从触发器打开，主触发器原来寄存的状态存的状态(Q主主=0和和 =1)便传送到从触发器输出端，即有便传送到
45、从触发器输出端，即有Q=0和和 =1。由此可见，主从。由此可见，主从RS触发器的真值表、逻辑功能和特触发器的真值表、逻辑功能和特征方程都与时钟型征方程都与时钟型RS触发器完全相同。触发器完全相同。上一页 下一页返回4.3 主从型触发器主从型触发器由于采用了互补时钟分别控制主和从触发器，所以由于采用了互补时钟分别控制主和从触发器，所以无论在无论在CP脉冲高电平或低电平时，主、从触发器脉冲高电平或低电平时，主、从触发器总是一个打开，而另一个被封锁，总是一个打开，而另一个被封锁，R和和S端的状态端的状态不能直接影响主从型不能直接影响主从型RS触发器的状态，即避免了触发器的状态，即避免了多次翻转问题。
46、多次翻转问题。主从型主从型RS触发器的翻转发生在触发器的翻转发生在CP脉冲由脉冲由“1”变为变为“0”的时刻，通常称为下降沿触发，其特征方程的时刻，通常称为下降沿触发，其特征方程为为:逻辑符号中逻辑符号中CP端的小圆圈表示下降沿触发有效。端的小圆圈表示下降沿触发有效。上一页 下一页返回4.3 主从型触发器主从型触发器4.3.3 主从型主从型JK触发器触发器主从型主从型RS触发器克服了空翻现象，但触发器克服了空翻现象，但R、S端仍然存在着约束端仍然存在着约束条件，如果利用条件，如果利用Q和和 端不可能同时为端不可能同时为“1”的特点，将的特点，将Q端端反馈到反馈到R输入端，将输入端，将 端反馈到
47、端反馈到S输入端，显然在输入端，显然在R、S端就不端就不可能同时出现可能同时出现“1”，便克服了约束条件这个缺点。为了与主，便克服了约束条件这个缺点。为了与主从从RS触发器区别，将触发器区别，将R端改称为端改称为K端、端、S端改称为端改称为J端，便构端，便构成了主从成了主从JK触发器，电路结构如触发器，电路结构如图图4-15(a)所示，所示，图图4-15(b)所所示为逻辑符号。示为逻辑符号。将将 代入主从代入主从RS触发器的方程便得到了主从型触发器的方程便得到了主从型JK触发器的方程触发器的方程:上一页 下一页返回4.3 主从型触发器主从型触发器图图4-16中，在第一个中，在第一个CP由由“0
48、”“1”(即正跳变的上升沿即正跳变的上升沿)时刻，时刻，J=1、K=0，主触发器翻转，主触发器翻转，Q主主由由“0”“1”。此。此后，虽然在后，虽然在CP=1期间期间J由由“1”“0”，但由于，但由于Q=K=0，主，主触发器维持触发器维持Q主主=1状态不变。直至状态不变。直至CP下降沿时刻才将主触发下降沿时刻才将主触发器的状态传至从触发器，使得器的状态传至从触发器，使得Q=Q主主=1。事实上，由于。事实上，由于Q=0的存在，主触发器在的存在，主触发器在CP=1期间翻转一次后，无论输入信号期间翻转一次后，无论输入信号J、K如何变化，它的状态都不会再改变。如何变化，它的状态都不会再改变。上一页 下
49、一页返回4.3 主从型触发器主从型触发器在第二个在第二个CP的上升沿时刻，的上升沿时刻，J=K=0，主触发器维持原状态，主触发器维持原状态Q主主=1。此后，在。此后，在CP=1期间期间K由由“0”“1”，由于此时，由于此时Q=K=1，主触发器发生了一次翻转，主触发器发生了一次翻转，Q主主由由“1”“0”。至至CP下降沿时刻，主触发器的状态才传至从触发器，使得下降沿时刻，主触发器的状态才传至从触发器，使得Q=Q主主=0。同理，由于。同理，由于 =0的存在，主触发器在的存在，主触发器在CP=1期间翻转期间翻转一次后无论输入信号。一次后无论输入信号。J、K如何变化，它的状态都不会再改如何变化，它的状
50、态都不会再改变。变。在第三个在第三个CP的上升沿时刻，的上升沿时刻，J=0，K=1，主触发器维持原状态，主触发器维持原状态Q主主=0。此后，在。此后，在CP=1期间期间K由由“1”“0”，由于此时，由于此时Q=K=0，主触发器不会发生翻转，至，主触发器不会发生翻转，至CP下降沿时刻，主触发下降沿时刻，主触发器的状态被传至从触发器，使得器的状态被传至从触发器，使得Q=Q主主=0。上一页 下一页返回4.3 主从型触发器主从型触发器在第四个在第四个CP的上升沿时刻，的上升沿时刻，J=0，K=1，主触发器维持原状，主触发器维持原状Q主主=0。此后，在。此后，在CP=1期间期间J由由“0”“1”，由于此