《数字电路与逻辑设计教程-第3章.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计教程-第3章.ppt（144页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第3章章 组合逻辑电路组合逻辑电路3.1 组合逻辑电路的分析组合逻辑电路的分析3.2 组合逻辑电路的设计组合逻辑电路的设计3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用3.4 组合逻辑电路中的险象及其消除组合逻辑电路中的险象及其消除本章小结本章小结3.1 组合逻辑电路的分析组合逻辑电路的分析通过逻辑代数的化简以及逻辑门电路的特点来分析组合逻辑通过逻辑代数的化简以及逻辑门电路的特点来分析组合逻辑电路，可加深对组合逻辑电路的理解。电路，可加深对组合逻辑电路的理解。3.1.1 组合逻辑电路的特点组合逻辑电路的特点逻辑电路按其输出信号对输入信号响应的不同，可以分为组逻辑电路按其输出信号对输
2、入信号响应的不同，可以分为组合逻辑电路和时序逻辑电路两大类。合逻辑电路和时序逻辑电路两大类。若一个逻辑电路，其任一时刻的输出仅取决于该时刻输入变若一个逻辑电路，其任一时刻的输出仅取决于该时刻输入变量取值的组合，而与电路以前的状态无关，则该逻辑电路就量取值的组合，而与电路以前的状态无关，则该逻辑电路就称为组合逻辑电路称为组合逻辑电路(简称组合电路简称组合电路)。一个具体的组合逻辑电。一个具体的组合逻辑电路所实现的特定功能在逻辑上完全可以用一组逻辑函数加以路所实现的特定功能在逻辑上完全可以用一组逻辑函数加以描述。描述。下一页返回3.1 组合逻辑电路的分析组合逻辑电路的分析图图3-1给出了组合逻辑电
3、路的一般框图。其中给出了组合逻辑电路的一般框图。其中n个输入个输入(X1，X2，Xn)共有共有2n种可能的组合状态，种可能的组合状态，m个输出个输出(Z1,Z2,Zm)可用可用m个逻辑函数来描述。输出与输入之间的个逻辑函数来描述。输出与输入之间的逻辑关系可表示为逻辑关系可表示为Zi=fi(X1,X2,Xn)其中其中i=1,2,m。只有一个输出变量的组合逻辑电路，称为单输出组合逻辑电只有一个输出变量的组合逻辑电路，称为单输出组合逻辑电路路;有多个输出变量的组合逻辑电路称为多输出组合逻辑电路。有多个输出变量的组合逻辑电路称为多输出组合逻辑电路。从电路的结构和功能上看，组合逻辑电路的特点可归纳为以从
4、电路的结构和功能上看，组合逻辑电路的特点可归纳为以下几点下几点:上一页 下一页返回3.1 组合逻辑电路的分析组合逻辑电路的分析(1)电路中不存在输出端和输入端的反馈通路。电路中不存在输出端和输入端的反馈通路。(2)电路主要由各种门电路组合而成，其中不包含存储信息电路主要由各种门电路组合而成，其中不包含存储信息的存储元件。的存储元件。(3)电路的输入状态一旦确定后，输出状态便被唯一地确定电路的输入状态一旦确定后，输出状态便被唯一地确定下来。所以，输出变量是输入变量的逻辑函数。下来。所以，输出变量是输入变量的逻辑函数。(4)电路的输出状态不影响输入状态，电路的历史状态也不电路的输出状态不影响输入状
5、态，电路的历史状态也不影响输出状态。影响输出状态。上一页 下一页返回3.1 组合逻辑电路的分析组合逻辑电路的分析3.1.2 组合逻辑电路的一般分析方法组合逻辑电路的一般分析方法对给定的组合逻辑电路图求解其逻辑功能的过程称为组合逻对给定的组合逻辑电路图求解其逻辑功能的过程称为组合逻辑电路的分析。所谓分析就是找出组合逻辑电路输入变量和辑电路的分析。所谓分析就是找出组合逻辑电路输入变量和输出变量之间的关系，即找出何种输入状态组合下电路输出输出变量之间的关系，即找出何种输入状态组合下电路输出为为“1，何种输入状态组合下电路输出为，何种输入状态组合下电路输出为“0。通过分析可。通过分析可以了解组合逻辑电
6、路的功能和设计思路，从而进一步对电路以了解组合逻辑电路的功能和设计思路，从而进一步对电路作出评价和改进。作出评价和改进。上一页 下一页返回3.1 组合逻辑电路的分析组合逻辑电路的分析通常，只要列出组合逻辑电路的真值表，就可以知道该电路通常，只要列出组合逻辑电路的真值表，就可以知道该电路的逻辑功能。因此，组合逻辑电路的分析，实质上是由函数的逻辑功能。因此，组合逻辑电路的分析，实质上是由函数的逻辑图形式入手，通过函数表达式最终转换成函数真值表的逻辑图形式入手，通过函数表达式最终转换成函数真值表形式的过程。形式的过程。组合逻辑电路的一般分析方法可按以下步骤进行。组合逻辑电路的一般分析方法可按以下步骤
7、进行。第一步第一步:根据给出的组合逻辑电路图，由输入端逐级向后递推，根据给出的组合逻辑电路图，由输入端逐级向后递推，写出每个门的输出对于输入的逻辑关系，最后得到整个组合写出每个门的输出对于输入的逻辑关系，最后得到整个组合逻辑电路的输出变量对于输入变量的逻辑函数表达式。逻辑电路的输出变量对于输入变量的逻辑函数表达式。上一页 下一页返回3.1 组合逻辑电路的分析组合逻辑电路的分析第二步第二步:利用逻辑代数法或卡诺图法，对所得的逻辑函数表达利用逻辑代数法或卡诺图法，对所得的逻辑函数表达式进行转换或化简，得到逻辑函数的标准或最简式进行转换或化简，得到逻辑函数的标准或最简“与与-或或”表表达式。达式。第
8、三步第三步:由逻辑函数的标准由逻辑函数的标准“与与-或或”表达式或最简表达式或最简“与与-或或”表达式列出对应的真值表。表达式列出对应的真值表。第四步第四步:由真值表判断出组合逻辑电路的逻辑功能。由真值表判断出组合逻辑电路的逻辑功能。上一页 下一页返回3.1 组合逻辑电路的分析组合逻辑电路的分析3.1.3 组合逻辑电路分析举例组合逻辑电路分析举例1.单输出组合逻辑电路分析举例单输出组合逻辑电路分析举例【例例3-1】试分析试分析图图3-2所示的组合逻辑电路的功能。所示的组合逻辑电路的功能。解解(1)由由G1、G2、G3各个门电路的输入和输出关系，推出整个各个门电路的输入和输出关系，推出整个逻辑组
9、合的表达式逻辑组合的表达式:Z1=ABC，Z2=A+B+C，F=Z1+Z2=ABC+A+B+C。(2)对该逻辑表达式进行化简。对该逻辑表达式进行化简。F=ABC+A+B+C=ABC+A B C上一页 下一页返回3.1 组合逻辑电路的分析组合逻辑电路的分析(3)根据化简后的函数表达式列出真值表见根据化简后的函数表达式列出真值表见表表3-1。(4)从真值表中可以看出，当从真值表中可以看出，当A,B,C 3个输入变量一致时个输入变量一致时(或者全为或者全为“0”、或者全为、或者全为“1)，输出才为，输出才为“1，否则输出，否则输出为为“0，所以，这个组合逻辑电路具有检测，所以，这个组合逻辑电路具有检
10、测“输入一致输入一致”的的功能，也称为功能，也称为“判一致电路判一致电路”。2.多输出组合逻辑电路分析举例多输出组合逻辑电路分析举例【例例3-2】试分析试分析图图3-3所示的组合逻辑电路的功能。所示的组合逻辑电路的功能。上一页 下一页返回3.1 组合逻辑电路的分析组合逻辑电路的分析(1)由由G1G2G3G4G5各个门电路的输入和输出对应关系，推各个门电路的输入和输出对应关系，推出整个出整个组合逻辑电路的表达式组合逻辑电路的表达式:Z1=AB，Z2=Z1A=ABA，Z3=Z1B=ABBS=Z2Z3=ABAABB，C=Z1=AB(2)对逻辑表达式进行简化对逻辑表达式进行简化:S=ABAABB=AB
11、A+ABB=(A+B)A+(A+B)B;=AB+AB=AB.C=AB=AB上一页 下一页返回3.1 组合逻辑电路的分析组合逻辑电路的分析(3)根据化简后的函数表达式列出真值表见根据化简后的函数表达式列出真值表见表表3-2。(4)分析功能。若设分析功能。若设A,B各为一位二进制加数，则从真值表各为一位二进制加数，则从真值表可以看出，可以看出，C为两加数相加后的一位和，为两加数相加后的一位和，C为两加数相加后的为两加数相加后的进位值。由此可见，这个组合逻辑电路实现了加法器的功能。进位值。由此可见，这个组合逻辑电路实现了加法器的功能。但由于这种加法器不计低位来的进位，所以称为但由于这种加法器不计低位
12、来的进位，所以称为“半加器半加器”(Half Adder)。半加器是运算器的基本单元电路，其符号。半加器是运算器的基本单元电路，其符号如如图图3-4所示。所示。上一页返回3.2 组合逻辑电路的设计组合逻辑电路的设计通过对组合逻辑电路的分析，已经对其特点以及功能有了初通过对组合逻辑电路的分析，已经对其特点以及功能有了初步的认识。下面根据前述知识来对组合逻辑电路的设计详加步的认识。下面根据前述知识来对组合逻辑电路的设计详加探讨。探讨。3.2.1组合逻辑电路的一般设计方法组合逻辑电路的一般设计方法逻辑设计是数字技术中的一个重要课题。任何一个可描述的逻辑设计是数字技术中的一个重要课题。任何一个可描述的
13、事件或过程，都可以进行严格的设计，然后用数字器件加以事件或过程，都可以进行严格的设计，然后用数字器件加以实现。实现。下一页返回3.2 组合逻辑电路的设计组合逻辑电路的设计根据要求设计的逻辑功能，通过抽象和化简，进而求得满足根据要求设计的逻辑功能，通过抽象和化简，进而求得满足功能要求的组合逻辑电路图的过程，称为组合逻辑电路的设功能要求的组合逻辑电路图的过程，称为组合逻辑电路的设计。可见，组合逻辑电路的设计是分析的逆过程。计。可见，组合逻辑电路的设计是分析的逆过程。一般组合逻辑电路的设计可按以下步骤进行。一般组合逻辑电路的设计可按以下步骤进行。第一步第一步:根据所需要的设计要求和已知条件，弄清输入
14、和输出根据所需要的设计要求和已知条件，弄清输入和输出变量的个数及其之间的逻辑关系，列出满足逻辑要求的真值变量的个数及其之间的逻辑关系，列出满足逻辑要求的真值表。表。第二步第二步:由真值表列出逻辑函数的标准由真值表列出逻辑函数的标准“与与-或或”表达式或最表达式或最简简“与与-或或”表达式。表达式。上一页 下一页返回3.2 组合逻辑电路的设计组合逻辑电路的设计第三步第三步:根据所选的门电路类型及实际问题的要求，将逻辑函根据所选的门电路类型及实际问题的要求，将逻辑函数转换成所需的表达式形式。数转换成所需的表达式形式。第四步第四步:由所得的逻辑表达式画出逻辑电路图。由所得的逻辑表达式画出逻辑电路图。
15、以上步骤中关键的是第一步。一个事件或过程的功能描述，以上步骤中关键的是第一步。一个事件或过程的功能描述，最初总是以文字的形式提出的，设计者必须对这些描述有全最初总是以文字的形式提出的，设计者必须对这些描述有全面、正确的理解。而只有先明确哪些因素是输入变量、哪些面、正确的理解。而只有先明确哪些因素是输入变量、哪些因素是输出变量，以及输入、输出变量之间的逻辑关系，才因素是输出变量，以及输入、输出变量之间的逻辑关系，才能列出正确的真值表。正确的真值表是组合逻辑电路设计的能列出正确的真值表。正确的真值表是组合逻辑电路设计的基础。基础。上一页 下一页返回3.2 组合逻辑电路的设计组合逻辑电路的设计需要指
16、出的是，一个最简单的逻辑表达式不一定就对应一个需要指出的是，一个最简单的逻辑表达式不一定就对应一个最简单的逻辑电路。当采用中、小规模集成电路作为基本逻最简单的逻辑电路。当采用中、小规模集成电路作为基本逻辑单元进行设计时，逻辑门数最少、级数辑单元进行设计时，逻辑门数最少、级数(输入端到输出端所输入端到输出端所经过的最多门数经过的最多门数)最少、芯片数最少的电路才是最简单的电路。最少、芯片数最少的电路才是最简单的电路。例如，某逻辑函数的最简表达式为例如，某逻辑函数的最简表达式为F=AB+AB，按照该表达，按照该表达式实现的电路需要式实现的电路需要3种类型共种类型共5个门电路个门电路(两个非门、两个
17、两个非门、两个 与门和一个或门与门和一个或门)。若将表达式等价转换为。若将表达式等价转换为F=ABAABB，则实现该电路功能时只要同类的，则实现该电路功能时只要同类的4个与非门个与非门(如一片如一片7400芯片芯片)就可以了。就可以了。上一页 下一页返回3.2 组合逻辑电路的设计组合逻辑电路的设计3.2.2组合逻辑电路设计举例组合逻辑电路设计举例【例例3-3】3人按少数服从多数原则对某事进行表决，但其中人按少数服从多数原则对某事进行表决，但其中一人有决定权，即只要他同意，不论同意者是否达到多数，一人有决定权，即只要他同意，不论同意者是否达到多数，表决仍将通过。试用表决仍将通过。试用“与非与非”
18、门设计该表决器。门设计该表决器。解解(1)由题意可知，该表决器有由题意可知，该表决器有3个输入变量和个输入变量和1个输出变量。个输出变量。设设A,B,C为输入变量为输入变量(“1”表示同意，表示同意，“0”表示不同意表示不同意)，且，且A为有决定权的变量，为有决定权的变量，F为输出变量为输出变量(“1”表示通过，表示通过，“0”表表示不通过示不通过)。将表决器的逻辑功能描述为。将表决器的逻辑功能描述为:当当A为为“1”或者或者B,C均为均为“1”时，时，F才为才为“1”。由此可以列出真值表见。由此可以列出真值表见表表3-3。上一页 下一页返回3.2 组合逻辑电路的设计组合逻辑电路的设计(2)由
19、真值表列出逻辑表达式为由真值表列出逻辑表达式为:F=A B C+ABC+A B C+ABC+A B C.用卡诺图化简逻辑函数，如用卡诺图化简逻辑函数，如图图3-5 (a)所示，得到最简所示，得到最简“与与或或”表达式表达式:F=A+B C。(3)将表达式转换成用将表达式转换成用“与非与非”逻辑实现的形式为逻辑实现的形式为:F=A+B C=A+AB=AB C。(4)根据逻辑表达式画出图根据逻辑表达式画出图3-5(b)所示的逻辑电路。这里所示的逻辑电路。这里假设系统能提供所有的原、反变量，否则还需要增加一个假设系统能提供所有的原、反变量，否则还需要增加一个“非非”门以实现门以实现A。上一页 下一页
20、返回3.2 组合逻辑电路的设计组合逻辑电路的设计【例例3-4】某工有某工有3个用电量相同的车间和一大、一小两台个用电量相同的车间和一大、一小两台自备发电机，大发电机的供电量是小发电机的自备发电机，大发电机的供电量是小发电机的2倍。若只有一倍。若只有一个车间开工，小发电机便可满足供电要求个车间开工，小发电机便可满足供电要求;若两个车间同时开若两个车间同时开工，大发电机可满足供电要求工，大发电机可满足供电要求;若若3个车间同时开工，需大、个车间同时开工，需大、小发电机同时启动才能满足供电要求。试用小发电机同时启动才能满足供电要求。试用“与非与非”门设计门设计一控制器，以实现对两个发电机启动的控制。
21、一控制器，以实现对两个发电机启动的控制。上一页 下一页返回3.2 组合逻辑电路的设计组合逻辑电路的设计解解(1)由题意可知，该控制器有由题意可知，该控制器有3个输入变量和两个输出变量。个输入变量和两个输出变量。设设A,B,C为为3个车间开工情况输入变量个车间开工情况输入变量(“1”表示开工，表示开工，”0”表示停工表示停工)，M,N为大、小发电机的启动信号输出变量为大、小发电机的启动信号输出变量(“1”表示启动，表示启动，”0”表示关闭表示关闭)。可将控制器的逻辑功能描。可将控制器的逻辑功能描述为述为:当当A,B,C中仅有一个为中仅有一个为“1”时，时，N为为“1”;当当A,B,C中有两个同时
22、为中有两个同时为“1”时，时，M为为“1”;当当A,B,C全为全为“1”时，时，M,N均为均为“1”;当当A,B,C全为全为“0”时，时，M,N均为均为“0”。由此列出真值见。由此列出真值见表表3-4。上一页 下一页返回3.2 组合逻辑电路的设计组合逻辑电路的设计(2)由真值表列出逻辑表达式，并利用由真值表列出逻辑表达式，并利用图图3-6(a)所示的卡所示的卡诺图将它们转换为最简诺图将它们转换为最简“与与-或或”表达式表达式:M=A B C+A B C+ABC+A B C=B C+A C+AB;N=A B C+A B C+A B C+A B C(3)将表达式转换成用将表达式转换成用“与非与非”
23、逻辑实现的形式逻辑实现的形式:M=B C+A C+AB=B C A C A B;上一页 下一页返回3.2 组合逻辑电路的设计组合逻辑电路的设计N=AB C+ABC+A BC+ABC=ABC ABC ABC ABC。(4)根据逻辑表达式画出根据逻辑表达式画出图图3-6(b)所示的逻辑电路。这里所示的逻辑电路。这里假设系统能提供所有的原、反变量，否则还需增加假设系统能提供所有的原、反变量，否则还需增加3个个“非非”门以实现门以实现A,B,C。上一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用前两节学习了组合逻辑电路的分析和设计，下血对实际生活前两节学习了组合逻辑电路的分析和设计，下
24、血对实际生活中一些常用的组合逻辑集成电路中一些常用的组合逻辑集成电路(全加器、译码器、数值比较全加器、译码器、数值比较器、编码器及数据选择器器、编码器及数据选择器)的功能和设计制作逐一加以分析。的功能和设计制作逐一加以分析。3.3.1全加器全加器加法器是计算运算器的核心部件，它由多个一位全加器组合加法器是计算运算器的核心部件，它由多个一位全加器组合而成。在本章而成。在本章3.1节的例节的例3-2中，曾经介绍过半加器。半加中，曾经介绍过半加器。半加器是实现两个一位二进制数相加产生一位和值及一位进位值，器是实现两个一位二进制数相加产生一位和值及一位进位值，但不考虑低位来的进位值的加法器。但不考虑低
25、位来的进位值的加法器。下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用要实现多位二进制数相加，则每个一位加法器必须既考虑向要实现多位二进制数相加，则每个一位加法器必须既考虑向高位的进位，又考虑低位来的进位。这种将低位来的进位与高位的进位，又考虑低位来的进位。这种将低位来的进位与两个一位二进制数一起相加，产生一位和值及一位向高位进两个一位二进制数一起相加，产生一位和值及一位向高位进位的加法器称为全加器位的加法器称为全加器(Full Adder)o设两个一位二进制设两个一位二进制加数分别为加数分别为Ai、Bi，Ci-1为低位来的进位值，为低位来的进位值，Si为和值，为和值，Ci为
26、为向高位的进位，给出全加器的真值表见向高位的进位，给出全加器的真值表见表表3-5，其符号如，其符号如图图3-7所示。所示。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用从真值表中可以列出全加器的逻辑表达式，经化简后得从真值表中可以列出全加器的逻辑表达式，经化简后得:Si=AiBiCi-1+AiBiCi-1+AiBiCi-1Ci=BiCi-1+ACi-1+AiBi比较本章比较本章3.2节例节例3-4发电机启动控制器的真值表和表达式，发电机启动控制器的真值表和表达式，若将那里的变量若将那里的变量A,B,C,M,N分别用分别用Ai,Bi,Ci-1,Si来表来表示，就可以发
27、现与全加器的完全一致。也就是说，如果参照示，就可以发现与全加器的完全一致。也就是说，如果参照例例3-4采用与非门来实现全加器，不但需要采用与非门来实现全加器，不但需要9个与非门，而且个与非门，而且还要同时提供原、反变量。在实际使用中，常将全加器的表还要同时提供原、反变量。在实际使用中，常将全加器的表达式经适当转换后用异或门和与非门来实现达式经适当转换后用异或门和与非门来实现:上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =(AiBi+AiBi)Ci-1+(AiBi+AiBi)Ci-1 =(
28、AiBi+AiBi)Ci-1+(Ai+Bi)(Ai+Bi)Ci-1 =(AiBi+AiBi)Ci-1+(AiBi+Ai+Bi)Ci-1 =(AiBi)Ci-1+(AiBi)Ci-1 =(AiBi)Ci-1Ci=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =(AiBi+AiBi)Ci-1+AiBi(Ci-1+Ci-1)=(AiBi)Ci-1+AiBi上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用由此可得到用异或门和与非门构成的全加器逻辑电路如由此可得到用异或门和与非门构成的全加器逻辑电路如图图3-8(a)所示。所示。用用n个全加器按个全加器
29、按图图3-8 (b)所示连接起来，可以实现所示连接起来，可以实现n位二位二进制数的加法运算。其中进制数的加法运算。其中A1An，B1Bn，分别为，分别为n位被加位被加数和加数，数和加数，S1Sn为为n位和。各进位位串行连接形成进位链，位和。各进位位串行连接形成进位链，即低位全加器产生的进位，直接连到高位全加器的进位输入，即低位全加器产生的进位，直接连到高位全加器的进位输入，最低位全加器的进位输入最低位全加器的进位输入C0接接“0电平电平(即接地即接地)。在相加的。在相加的过程中，低位产生的进位位逐位传送到高位，这种进位方式过程中，低位产生的进位位逐位传送到高位，这种进位方式也称为也称为“行波进
30、位行波进位”。由于高位相加必须在低位相加完成，。由于高位相加必须在低位相加完成，并形成进位位后才能进行，所以并形成进位位后才能进行，所以n位行波进位加法器速度较慢。位行波进位加法器速度较慢。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用为了提高为了提高n位加法器的运算速度，可以采用一种称为位加法器的运算速度，可以采用一种称为“先行进先行进位位”的方法。作为了解，下面对先行进位的实现原理作一个的方法。作为了解，下面对先行进位的实现原理作一个简要的介绍。简要的介绍。一个一个n位加法器其中任何一位全加器产生进位的条件是位加法器其中任何一位全加器产生进位的条件是:或者或者A
31、、B均为均为0;或者或者A、B中有一个为中有一个为“1，且低位有进位产生。，且低位有进位产生。该条件可用逻辑表达式描述为该条件可用逻辑表达式描述为:Ci=(Ai+Bi)Ci-1+AiBi=PiCi-1+Gi式中，式中，A+B称为进位传递函数称为进位传递函数(记作记作Pi),AiBi称为进位产称为进位产生函数生函数(记作记作Gi)上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用对于一个对于一个4位位(n=4)加法器来说，各位进位产生的条件可表加法器来说，各位进位产生的条件可表示为示为:C1=(A1+B1)C0+A1B1=P1C0+G1C2=(A2+B2)C1+A2B2=
32、P2C1+G2 =P2P1C0+P2G1+G2C3=(A3+B3)C2+A3B3=P3C2+G3 =P3P2P1C0+P3P2G1+P3G2+G2C4=(A4+B4)C3+A4B4=P4C3+G4 =P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用由以上分析可知，由以上分析可知，C1C4的产生仅依赖于的产生仅依赖于P1P4、G1G4及及C0(一般情况下一般情况下C0=0)，而，而P1P4,G1G4、又可以直、又可以直接由接由A1 A4,B1B4、计算得到。所以，一旦参加运算的、计算得到。所以，一旦参加
33、运算的加数确定了，便可同时产生各位进位，实现多位二进制数的加数确定了，便可同时产生各位进位，实现多位二进制数的并行相加。并行相加。芯片型号为芯片型号为7483/74LS83的中规模集成电路，是一片内部的中规模集成电路，是一片内部具有先行进位的具有先行进位的4位二进制加法器，其引脚排列如位二进制加法器，其引脚排列如图图3-9所示。所示。在在A1A4，B1B4上输入二进制加数，上输入二进制加数，C0,GND接地，接地，UCC:接电源，便可在接电源，便可在S1S4、上得到、上得到4位二进制和，并在几位二进制和，并在几上得到相加后总的进位。上得到相加后总的进位。C1C3由芯片内部自动处理，芯片由芯片内
34、部自动处理，芯片外不必有引脚引出。外不必有引脚引出。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用用两片用两片7483/74LS83的的4位二进制加法器如位二进制加法器如图图3-10所示所示进行连接，即高位芯片的进行连接，即高位芯片的C0。接低位芯片的。接低位芯片的C4,，低位芯片，低位芯片的的C0。接地，就可以组成。接地，就可以组成8位二进制加法器。这样构成的加位二进制加法器。这样构成的加法器，每片芯片内部法器，每片芯片内部(组内组内)使用先行进位，两片芯片之间使用先行进位，两片芯片之间(组组间间)采用串行进位。采用串行进位。要实现两个要实现两个16位二进制数相加
35、求它们的和，用位二进制数相加求它们的和，用7483/74LS83 4位二进制加法器该如何接位二进制加法器该如何接?请读者自行分请读者自行分析。析。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用实现对两个实现对两个n位二进制数进行比较，判断其大小关系的逻辑电位二进制数进行比较，判断其大小关系的逻辑电路称为比较路称为比较器。两个器。两个n位二进制数位二进制数A(An-1An-2A2A1)和和B(Bn-1 Bn-2B2B1)的比较结果，可能有的比较结果，可能有AB,A=B,AB时，时，F1=1;当当A=B时，时，F2=1;当当AB”,“A=B”,A B3时，无论其低位数为
36、何值，结果总为时，无论其低位数为何值，结果总为A B，所以输，所以输出出(A B)=1;当当A3=0 B3 =1即即A3 B3时，无论其时，无论其低位数为何值，结果总为低位数为何值，结果总为AB，所以输出，所以输出(ABi的输出分别为的输出分别为L3,L2,L1,L0;Ai Bi的输出分别的输出分别L3,L2,L1,LB=(A3B3)+(A3=B3)(A2B2)+(A3=B3)(A2=B2)(A1B1)+(A2=B2)(A3=B3)+(A1=B1)(A0B0)=L3+L=3L2+L=3L=2L1+L=3L=2L=1L0AB=(A3B3)+(A3=B3)(A2B2)+(A3=B3)(A2=B2)
37、(A1B1)+(A2=B2)(A3=B3)+(A1=B1)(A0B0)=L2+L=3L=2L0A=B=(A3=B3)(A2=B2)(A1=B1)(A0=B0)=L=3L=2L=1L=0上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用根据上述逻辑表达式，可用根据上述逻辑表达式，可用4个一位比较器及与门、或门构成个一位比较器及与门、或门构成图图3-12所示的所示的4位二进制数比较器电路。这个电路一也是中位二进制数比较器电路。这个电路一也是中规模集成电路。规模集成电路。4位二进制数比较器芯片位二进制数比较器芯片HC85的内的内AIS结构结构和符号表示如和符号表示如图图3-1
38、3所示。所示。7485的功能和引脚与的功能和引脚与HC85的的完全一样。完全一样。在在HC85的电路中，除了的电路中，除了4个二进制数输入端外，还有个二进制数输入端外，还有3个用个用于扩展的串联于扩展的串联(也称级联也称级联)输入端输入端“A B”,“A B)=0,(A B)=0,(A=B)=1。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用3.3.2译码器译码器将二进制代码所表示的信息翻译出来的过程称为译码，实现将二进制代码所表示的信息翻译出来的过程称为译码，实现译码功能的电路称为译码器。译码器是一个多输出的组合逻译码功能的电路称为译码器。译码器是一个多输出的组合
39、逻辑电路，每一个输出唯一对应一个特定的输入组合。常用的辑电路，每一个输出唯一对应一个特定的输入组合。常用的译码器有二进制译码器、二一十进制译码器和显示译码器。译码器有二进制译码器、二一十进制译码器和显示译码器。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用二进制译码器的输入表示某种信息的二进制代码，对于某个二进制译码器的输入表示某种信息的二进制代码，对于某个特定的输入代码，多个输出中只有唯一的一个呈现有效电平，特定的输入代码，多个输出中只有唯一的一个呈现有效电平，其余输出均呈现无效电平，以此表示翻译出来的不同信息。其余输出均呈现无效电平，以此表示翻译出来的不同信息。
40、这里所说的有效电平和无效电平是相对而言的，若定义这里所说的有效电平和无效电平是相对而言的，若定义“1”为有效电平，则为有效电平，则“0”便为无效电平，反之亦然。因为每一组便为无效电平，反之亦然。因为每一组输入组合输入组合(即二进制代码即二进制代码)对应一个输出端，所以输入对应一个输出端，所以输入n位二位二进制代码的译码器，必然有进制代码的译码器，必然有“2个输出端。如个输出端。如3位输入的译位输入的译码器，就有码器，就有8个输出端，这种译码器也称为个输出端，这种译码器也称为3线线-8线译码器线译码器(简称简称3.8译码器译码器)。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电
41、路及其应用表表3-8给出了基本给出了基本3线线-8线译码器的真值表，从表中可以看线译码器的真值表，从表中可以看出，出，3个输入个输入A0-A2的的8种组合的每一种，都唯一地使种组合的每一种，都唯一地使Z0 Z7这这8个输出中的一个为个输出中的一个为“1”。由此列出译码器的逻辑表达。由此列出译码器的逻辑表达式为式为:Z0=A2A1A0 Z1=A2A1A0Z2=A2A1A0 Z3=A2A1A0Z4=A2A1A0 Z5=A2A1A0 Z6=A2A1A0 Z7=A2A1A0上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用根据真值表和表达式，画出根据真值表和表达式，画出3线线-
42、8线译码器逻辑电路如线译码器逻辑电路如图图3-15所示。图中每个与非门的所示。图中每个与非门的3个输入，分别接个输入，分别接A0-A2的的8种种组合之一。对于任何一种输入组合，组合之一。对于任何一种输入组合，Z1-Z2,这这8个输出中仅个输出中仅有一个为有一个为“1”。从逻辑电路中可以看出，从逻辑电路中可以看出，74138与与图图3-15所示的基本所示的基本3线线-8线译码器相似。所不同的是，线译码器相似。所不同的是，74138的输出直接从与非门的输出直接从与非门引出，其间不经过非门，因此输出引出，其间不经过非门，因此输出Y0-Y7均为反码，即输出均为反码，即输出“0”为有效、输出为有效、输出
43、“1”为无效。注意，这里的为无效。注意，这里的Y0-Y7都是都是逻辑变量的符号名，其上的逻辑变量的符号名，其上的“-”只是强调变量的有效值为只是强调变量的有效值为“0，并无，并无“非非”运算的含义。运算的含义。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用74138是常用的中规模集成电路的是常用的中规模集成电路的3线一线一8线译码器，其真线译码器，其真值表见值表见表表3-9。图图3-16给出了给出了74138的逻辑电路图和符号的逻辑电路图和符号表示。表示。74138是一个是一个16脚的芯片，除了电源脚的芯片，除了电源(16)、接地脚、接地脚GND (8)外，其余引脚
44、的名称和脚号在符号图中均已注明。外，其余引脚的名称和脚号在符号图中均已注明。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用另外，另外，74138还具有使能还具有使能(Enable)控制端控制端G1，G2A和和G2B，它们的组合用于控制译码器的，它们的组合用于控制译码器的“选通选通”和和“禁止禁止”。从逻。从逻辑图中可以看出，辑图中可以看出，EN=G1 G2A G2B=G1 G2A+G2B。连接到所有与非门的一个输入端上，仅当。连接到所有与非门的一个输入端上，仅当G1=1并且并且G2A=G2B=0时，时，EN才为才为“1”，所有与非门开启，译码器被，所有与非门开启，译
45、码器被“选通选通”，处于，处于“工作工作”状态。由输入状态。由输入A0-A2来确定来确定Y0-Y7的状态。否则，的状态。否则，EN为为“0，所有与非门输出为，所有与非门输出为”1”即输出均即输出均为为“1，译码器处于，译码器处于“禁止禁止”状态。同样，这里的状态。同样，这里的G2A和和G2B都是逻辑变量的符号名，其上的都是逻辑变量的符号名，其上的“-”只是强调变量起作用时只是强调变量起作用时的有效值为的有效值为“0。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用译码器工作时，若使能控制端译码器工作时，若使能控制端G1，G2A和和G2B控制的控制的EN在输在输入信号变
46、化前为，入信号变化前为，0”，输入信号稳定后为，输入信号稳定后为“1”，可以消，可以消除由于输入信号变化过程中的时延引起的险象干扰。设置除由于输入信号变化过程中的时延引起的险象干扰。设置3个个控制端的原因，除了能更灵活、有效地控制译码器的工作状控制端的原因，除了能更灵活、有效地控制译码器的工作状态外，还可以利用它们实现译码器的扩展。态外，还可以利用它们实现译码器的扩展。图图3-17所示为由所示为由两片两片74138译码器芯片扩展而成的译码器芯片扩展而成的4线线-16线译码器连接图。线译码器连接图。4个输入信号中的低个输入信号中的低3位位A0-A2同时接至两个芯片的输入端，同时接至两个芯片的输入
47、端，输入信号中的最高位输入信号中的最高位A3接至芯片接至芯片(1)的的G2A和芯片和芯片(2)的的G2A。上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用芯片芯片(1)的的G1要接要接“1”，芯片，芯片(1)的的G2B 和芯片和芯片(2)的的G2A G2B相连后接至控制信号相连后接至控制信号E。E为为“1”时两片芯片均处于时两片芯片均处于“禁禁止止”状态。状态。E为为“0”时，当输入时，当输入A3-A1。为。为0000-0111,即即A3-A0时，芯片时，芯片(1)处于处于“工作工作”状态，芯片状态，芯片(2)处于处于“禁禁止止”状态。此时，芯片状态。此时，芯片(1)
48、的输入反映了输入的输入反映了输入0000-0111的状态，作为的状态，作为4-16译码器的低半部输出玖一玖，而芯片译码器的低半部输出玖一玖，而芯片(2)的输的输 出全为出全为“1，作为，作为4线线-16线译码器的高半部输出线译码器的高半部输出Y1-Y5。当。当输出输出A3-A0。为。为1000-1111,即即A3 =1时，芯片时，芯片(2)处于处于“工作工作”状态，芯片状态，芯片(1)处于处于“禁止禁止”状态。此时，芯片状态。此时，芯片(2)的输出反映了输入的输出反映了输入1000-1111的状态，芯片的状态，芯片(1)的输出全的输出全为为“1。上一页 下一页返回3.3 常见组合逻辑电路及其应
49、用常见组合逻辑电路及其应用由此就实现了由此就实现了4线线-16线译码器的功能。如要实现线译码器的功能。如要实现5线线-32线线译码器的功能，用译码器的功能，用4片片74138译码器芯片扩展该如何连接，译码器芯片扩展该如何连接，请自行分析。请自行分析。译码器除了用做二进制代码外，还可用于实现数据分配器和译码器除了用做二进制代码外，还可用于实现数据分配器和函数发生器。函数发生器。数据分配器的设计思想是从一个数据输入端上数据分配器的设计思想是从一个数据输入端上接收数据，由接收数据，由n个地址输入确定将数据分配到个地址输入确定将数据分配到2个输出端的个输出端的某一端。数据分配器实际上就是一个带某一端。
50、数据分配器实际上就是一个带“选通选通”的译码器，的译码器，所以，完全可以用译码器芯片来实现数据分配器的逻辑功能所以，完全可以用译码器芯片来实现数据分配器的逻辑功能上一页 下一页返回3.3 常见组合逻辑电路及其应用常见组合逻辑电路及其应用图图3-18所示为用所示为用74138译码器构成的三地址数据分配器。译码器构成的三地址数据分配器。图中，译码器的图中，译码器的G1，G2A和和G2B。相连后作为数据输入端。相连后作为数据输入端D,A0-A2作为地址输入端。在地址输入信号的作用下，若数据作为地址输入端。在地址输入信号的作用下，若数据输入输入D为为“0,Y0-Y7中对应的输出便为中对应的输出便为“0