《数字逻辑电路》PPT课件.ppt

《《数字逻辑电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《数字逻辑电路》PPT课件.ppt（100页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第第5章章数字逻辑电路数字逻辑电路电子技术基础电子技术基础目录目录 数数字字电电路路概概述述5.2 5.2 数数制制5.3 5.3 基本基本逻辑门电逻辑门电路路 组组合合逻辑电逻辑电路路5.5 5.5 编码编码器器 译码译码器器 实实例例综综合分析合分析 5.1 5.1 数字数字电路概述路概述5.1.1 5.1.1 数数字信字信号与号与模模拟拟信信号号 模模拟拟信信号号:时间时间和和数值数值上都是上都是连续连续变变化的化的电电信信号号。数数字信字信号号:时间时间上和幅上和幅值值上都是上都是离散离散的的的的电电信信号号。下一页 返回(a)(a)模拟信号模拟信号 （b b）数字信号）数字信号5.1

2、 5.1 数字数字电路概述路概述5.1.2 5.1.2 数数字字电电路的特点路的特点 1 1数数字字电电路中路中数数字信字信号号是用二是用二值值量量来来表示的，每一位表示的，每一位数数只有只有0 0和和1 1两种状态两种状态。2 2由于由于数数字字电电路采用路采用二二进进制，所以能制，所以能够应够应用用逻辑逻辑代代数数这这一工具一工具进进行行研研究。究。3 3由于由于数数字字电电路路结构简单结构简单，又允，又允许许元件元件参数参数有有较较大的离散性，大的离散性，因此便于因此便于集成集成化。化。下一页上一页返回5.1 5.1 数字数字电路概述路概述5.1.3 5.1.3 数数字字电电路的分路的分

3、类类 1 1数数字字电电路按路按组组成的成的结构结构可分可分为为分立元件分立元件电电路和路和集成集成电电路路两两大大类类。2 2按按电电路所用器件的不同，路所用器件的不同，数数字字电电路又可分路又可分为为双极双极型型和和单极单极型型电电路。路。3 3根据根据电电路路逻辑逻辑功能的不同，又可分功能的不同，又可分为为组组合合逻辑电逻辑电路路和和时时序序逻辑电逻辑电路路两两大大类类。下一页上一页返回5.1 5.1 数字数字电路概述路概述5.1.4 5.1.4 数数字字电电路的路的应应用用 由于由于数数字字电电路的一系列特点，使路的一系列特点，使它它在通信、自在通信、自动动控制、控制、测测量量仪仪器等

4、各器等各个个科科学学技技术领术领域中得到广泛域中得到广泛应应用。用。当当代最杰代最杰出的科技成果出的科技成果-计计算机算机，就是，就是它它最典型的最典型的应应用例子。用例子。下一页上一页返回5.1 5.1 数字数字电路概述路概述5.1.5 5.1.5 脉冲信脉冲信号号1 1、常、常见见脉冲信脉冲信号号波形波形常常见见的脉冲信的脉冲信号号波形，如波形，如图图所示。所示。下一页上一页返回5.1 5.1 数字数字电路概述路概述(1)(1)脉冲幅度脉冲幅度U Um m:脉冲脉冲电压电压的最大的最大变变化幅度。化幅度。(2)(2)脉冲脉冲宽宽度度t tw w:脉冲波形前后沿脉冲波形前后沿m m处处的的时

5、间间时间间隔。隔。(3)(3)上升上升时间时间t tr r:脉冲前沿脉冲前沿从从m m上升到上升到m m所需要的所需要的时时间间。上一页返回 2.2.矩形脉冲波形参数矩形脉冲波形参数 非理想的矩形脉冲波形是一种最常见的脉冲信非理想的矩形脉冲波形是一种最常见的脉冲信号，如号，如图图5-35-3所示。所示。下一页5.1 5.1 数字数字电路概述路概述 (4)(4)下降下降时间时间t tf f:脉冲后沿脉冲后沿从从下降到下降到m m所需要的所需要的时间时间。(5)(5)脉冲周期脉冲周期T:T:在周期性在周期性连续连续脉冲中，脉冲中，两个两个相相邻邻脉冲脉冲间间的的时间间时间间隔。隔。(6)(6)占空

6、比占空比q:q:指脉冲指脉冲宽宽度度t tw w与与脉冲周期脉冲周期T T的比的比值值。上一页返回下一页5.2 5.2 数制数制5.2.1 5.2.1 十十进进制制数数 1.1.每一位每一位数数是是0 09 9十十个数个数字符字符号号中的一中的一个个，这这些基本些基本数数字符字符号称为数码号称为数码。2.2.每一每一个数个数字符字符号号在不同的在不同的数数位代表的位代表的数值数值不同，即使不同，即使同一同一数数字符字符号号在不同的在不同的数数位代表的位代表的数值数值也不同。也不同。3.3.十十进进制制计数规计数规律是律是“逢十逢十进进一一”。下一页 返回5.2 5.2 数制数制十十进进制制数数

7、的任意一的任意一个个n n位的正整位的正整数数都可以用下式表示都可以用下式表示:式中式中i i为为第第i i位的位的系系数数，它为它为0 09 9十十个数个数字符字符号号中的某中的某一一个数个数；1010i i为为第第i i位的位的权权；NN1010中下中下标标1010表示表示N N是十是十进进制制数数。下一页上一页返回5.2 5.2 数制数制5.2.2 5.2.2 二二进进制制数数 二二进进制制数数采用采用两个数两个数字符字符号号，所以，所以计数计数的基的基数为数为2 2。各位。各位数数的的权权是是2 2的的幂幂，它它的的计数规计数规律是律是“逢二逢二进进一一”。N N位二位二进进制整制整数

8、数NN2 2的表的表达达式式为为式中，式中，NN2 2表示二表示二进进制制数数；i i为为第第i i位的系位的系数数，只能取，只能取0 0和和1 1的任一的任一个个；2 2i i为为第第i i位的位的权权。下一页上一页返回5.2 5.2 数制数制5.2.3 5.2.3 八八进进制制数数 在八在八进进制制数数中，有中，有0 07 7八八个数个数字符字符号号，计数计数基基数为数为8 8，计计数规数规律是律是“逢八逢八进进一一”，各位，各位数数的的权权是是8 8的的幂幂。n n位八位八进进制整制整数数表表达达式式为为 下一页上一页返回5.2 5.2 数制数制5.2.4 5.2.4 十六十六进进制制数

9、数 在十六在十六进进制制数数中，中，计数计数基基数为数为1616，有十六，有十六个数个数字符字符号号:0:0、1 1、2 2、3 3、4 4、5 5、6 6、7 7、8 8、9 9、A A、B B、C C、D D、E E、F F。计数规计数规律是律是“逢十六逢十六进进一一”。各位。各位数数的的权权是是1616的的幂幂，n n位十六位十六进进制制数数表表达达式式为为 下一页上一页返回5.2 5.2 数制数制5.2.5 5.2.5 不同不同进进制制数数之之间间的相互的相互转换转换 1.1.二二进进制、八制、八进进制、十六制、十六进进制制数转换数转换成成十十进进制制数数 只要只要将将二二进进制、八制

10、、八进进制、十六制、十六进进制制数数按各位按各位权权展展开开，并并把把各位的各位的加加权权系系数数相加相加，即得相，即得相应应的十的十进进制制数数。下一页上一页返回一一个个二二进进制制数数N2N21010100010101000，试试求求对应对应的十的十进进制制数数。解解:N2:N2101010002101010002127+125+12310127+125+12310128+32+810128+32+8101681016810即即:101010002:10101000216810168105.2 5.2 数制数制下一页下一页上一页返回求八求八进进制制数数N8N8217217所所对应对应的十的

11、十进进制制数数。解解:N8:N821782178282+181+78010282+181+78010128+64+710128+64+7101991019910即即:2178:21781991019910 5.2 5.2 数制数制下一页上一页返回求十六求十六进进制制数数NN1616A8A81616所所对应对应的十的十进进制制数数。解解:N:N1616A8A8161610161+816010161+81601010160+8160+810101681681010即即 A8A8161616816810105.2 5.2 数制数制下一页上一页返回5.2 5.2 数制数制2.2.十十进进制制数转换数转

12、换成二成二进进制制数数 将将十十进进制制数转换数转换成二成二进进制制数数可以采用可以采用除除2 2取余法取余法，步，步骤骤如如下下:第一步第一步:把把给给出的十出的十进进制制数数除以除以2 2，余，余数为数为0 0或或1 1就是二就是二进进制制数数最低位最低位0 0第二步第二步:把第一步得到的商再除以把第一步得到的商再除以2 2，余，余数数即即为为1 1第三步及以后各步第三步及以后各步:继续继续相除、相除、记记下余下余数数，直到商，直到商为为0 0，最后余最后余数数即即为为二二进进制制数数最高位。最高位。下一页上一页返回5.2 5.2 数制数制将将十十进进制制数数10101010转换转换成二成

13、二进进制制数数。解解:所以所以1010103210 10102 2下一页上一页返回5.2 5.2 数制数制 3.3.二二进进制制与与八八进进制、十六制、十六进进制的相互制的相互转换转换 （1 1）二）二进进制制与与八八进进制之制之间间的相互的相互转换转换 因因为为三位二三位二进进制制数数正好表示正好表示0 07 7八八个数个数字，所以一字，所以一个个二二进进制制数转换数转换成八成八进进制制数时数时，只要，只要从从最低位最低位开开始，每三位分始，每三位分为为一一组组，每每组组都都对应转换为对应转换为一位八一位八进进制制数数。若最后不足三位。若最后不足三位时时，可在前，可在前面加面加0 0，然后按

14、原，然后按原来来的的顺顺序排列就得到八序排列就得到八进进制制数数。反之，如反之，如将将八八进进制制数转换数转换成二成二进进制制数数，只要，只要将将每位八每位八进进制制数写数写成成对应对应的三位二的三位二进进制制数数，按原，按原来来的的顺顺序排列起序排列起来来即可。即可。下一页上一页返回5.2 5.2 数制数制试将试将二二进进制制数数10101000101010002 2转换转换成八成八进进制制数数。解解:010010 101101 000000 2 5 0 2 5 0即即:10101000:101010002 22502508 8下一页上一页返回5.2 5.2 数制数制试将试将八八进进制制数数

15、2502508 8转换为转换为二二进进制制数数。解解 ：2 5 0 2 5 0 010 101 000即即:2508 8101010002 2下一页上一页返回5.2 5.2 数制数制 （2 2）二）二进进制制数与数与十六十六进进制制数数之之间间的相互的相互转换转换因因为为四位二四位二进进制制数数正好可以表示正好可以表示O OF F十六十六个数个数字，所以字，所以转换时转换时可以可以从从最低位最低位开开始，每四位二始，每四位二进进制制数数分分为为一一组组，每，每组对应转换为组对应转换为一位十六一位十六进进制制数数。最后不足四位。最后不足四位时时可在前面可在前面加加0 0，然后按原，然后按原来顺来

16、顺序排列就可得到十六序排列就可得到十六进进制制数数。反之，十六反之，十六进进制制数转换数转换成二成二进进制制数数，可，可将将十六十六进进制的每制的每一位，用一位，用对应对应的四位二的四位二进进制制数来数来表示。表示。上一页返回下一页5.2 5.2 数制数制试将试将二二进进制制数数10101000101010002 2转换转换成十六成十六进进制制数数。解:1010 10001010 1000A 8即即:101010002 2A81616上一页返回下一页5.2 5.2 数制数制试将试将十六十六进进制制数数A8A81616转换转换成二成二进进制制数数。解:A 8A 81010 1000即即:A816

17、16 101010002 2上一页返回下一页5.3.1 基本逻辑关系基本逻辑关系 与逻辑举例：与逻辑举例：设设1 1表示开关闭合或灯亮；表示开关闭合或灯亮；0 0表表示示开开关关不不闭闭合合或或灯灯不不亮亮;5.3 基本逻辑门电路基本逻辑门电路 1.1.与与逻逻辑辑当当决决定定某某一一事事件件的的各各个个条条件件全全部部具具备备时时，这这件件事事才才会会发发生生，否否则则这这件件事事就就不不会会发发生生，这这样样的的因因果果关关系系称称为为“与与”逻逻辑辑关系。关系。若用逻辑表达式若用逻辑表达式来描述，则可写为来描述，则可写为上一页返回下一页 若若用用逻逻辑辑表表达达式式来来描描述述，则可写为

18、：则可写为：F FA A+B B 上一页返回下一页 或或逻辑举例：逻辑举例：5.3 基本逻辑门电路基本逻辑门电路 2 2或或运运算算当当决决定定一一件件事事情情的的几几个个条条件件中中，只只要要有有一一个个或或一一个个以以上上条条件件具具备备，这这件件事事情情就就发发生生。我我们们把把这这种种因因果果关关系系称为称为或或逻辑逻辑。非逻辑举例非逻辑举例：若用逻辑表达式来描述，若用逻辑表达式来描述，则可写为：则可写为：3.非非逻辑逻辑:决定事件只有一个条件，当这个条件具备时事件就不会发生；决定事件只有一个条件，当这个条件具备时事件就不会发生；条件不存在时，事件就会发生。这样的关系称为条件不存在时，

19、事件就会发生。这样的关系称为“非非”逻辑关系。逻辑关系。AF0110F 5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页4.其他常用其他常用逻辑运算运算 (2)(2)或非或非 由或由或运运算和非算和非运运算算组组合而合而成。成。A BF0 00 11 01 11110 (1)1)与非与非 由与运算和非运算组合而成。由与运算和非运算组合而成。A BF0 00 11 01 11000F F 5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页(3)(3)异或异或 异异或是一或是一种种二二变变量量逻辑运逻辑运算，算，当两个变当两个变量取量取值值相同相同时时，逻辑逻辑函函数值为数值为0 0；当两个

20、变当两个变量取量取值值不同不同时时，逻辑逻辑函函数值数值为为1 1。异异或的或的逻辑逻辑表表达达式式为为：A BF0 00 11 01 10110 5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页(4)(4)同或同或:同或是一同或是一种种二二变变量量逻辑运逻辑运算，算，当两个变当两个变量取量取值值相同相同时时，逻辑逻辑函函数值为数值为；当两个变当两个变量取量取值值不同不同时时，逻辑逻辑函函数值为数值为。异异或的或的逻辑逻辑表表达达式式为为：BA BF0 00 11 01 11001 5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页一、分立元件门电路一、分立元件门电路 1.与门电路与门电

21、路5.3 基本逻辑门电路基本逻辑门电路 5.3.2 门电路门电路上一页返回下一页 2.或或门电路路 5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页3.三极管非三极管非门电路路 5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页4.与非与非门电路路 5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页二、集成二、集成逻辑门电逻辑门电路路 （一）（一）TTLTTL集成集成逻辑门电逻辑门电路路 TTLTTL集成逻辑门电路是三极管集成逻辑门电路是三极管-三极管逻辑门电路的简称，三极管逻辑门电路的简称，是一种双极型三极管集成电路。是一种双极型三极管集成电路。1 1TTLTTL集成集成门电门电路路

22、产产品系列及型号的命名法品系列及型号的命名法 下一页上一页返回 5.3 基本逻辑门电路基本逻辑门电路 5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页 TTL TTL器件型号组成的符号及意义器件型号组成的符号及意义 2 2常用常用TTLTTL集成门芯片集成门芯片 74X74X系列为标准的系列为标准的TTLTTL集成门系列。下表列出了几种常集成门系列。下表列出了几种常用的用的74LS74LS系列集成电路的型号及功能。系列集成电路的型号及功能。下一页上一页返回 5.3 基本逻辑门电路基本逻辑门电路型型 号号逻辑功能逻辑功能型型 号号逻辑功能逻辑功能74LS002输入端四与非门74LS273输入

23、端三或非门74LS04六反相器74LS204输入端双与非门74LS082输入端四与门74LS214输入端双与门74LS103输入端三与非门74LS308输入端与门74LS113输入端三与门74LS322输入端四或门下一页上一页返回 5.3 基本逻辑门电路基本逻辑门电路 （1 1）74LS0874LS08与门集成芯片与门集成芯片 常用的常用的74LS0874LS08与门集成芯片，它的内部有四个二输入的与门集成芯片，它的内部有四个二输入的与门电路，其外引脚图和逻辑图如下图所示。与门电路，其外引脚图和逻辑图如下图所示。5.3 5.3 基本基本逻辑门电路路（2 2）74LS3274LS32或门集成芯片

24、或门集成芯片 常用的常用的74LS3274LS32或或门门集成芯片，它的内部有四个二集成芯片，它的内部有四个二输输入的或入的或门门电电路，其外引脚路，其外引脚图图和和逻辑图逻辑图如如下下图图所示。所示。下一页上一页返回5.3 5.3 基本基本逻辑门电路路（3）74LS04非门集成芯片非门集成芯片 常用的常用的74LS0474LS04非门集成芯片，它的内部有六个非门电路，其非门集成芯片，它的内部有六个非门电路，其外引脚图和逻辑图如下图所示。外引脚图和逻辑图如下图所示。下一页上一页返回5.3 5.3 基本基本逻辑门电路路（4）74LS00与非门集成芯片与非门集成芯片 常用的常用的74LS0074L

25、S00与非门集成芯片，它的内部有四个二输入与非门集成芯片，它的内部有四个二输入与非门电路，其外引脚图和逻辑图如下图所示。与非门电路，其外引脚图和逻辑图如下图所示。下一页上一页返回5.3 5.3 基本基本逻辑门电路路（5）74LS02或非门集成芯片或非门集成芯片 常用的常用的74LS0274LS02或非门集成芯片，它的内部有四个二输入或非门集成芯片，它的内部有四个二输入或非门电路，其外引脚图和逻辑图如下图所示。或非门电路，其外引脚图和逻辑图如下图所示。下一页上一页返回 当当ENEN=1=1时时，输输出出为为高阻高阻状态状态。所以，所以，这这是一是一个个低低电电平有效的三平有效的三态门态门。工作原

26、理：工作原理：当当EN=0=0时，时，为为正常的非门，输出正常的非门，输出 3.TTL 3.TTL三三态输态输出出与与非非门电门电路路TTLTTL与与非非门电门电路的系列路的系列产产品中除了上述的品中除了上述的与与非非门门外，外，其他其他类类型型还还有有集集电极开电极开路的路的与与非非门门(简称简称OCOC门门)、三三态输态输出出门门等，可以等，可以实现实现各各种逻辑种逻辑功能和控制作用。功能和控制作用。5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页动画动画（二）（二）CMOSCMOS门电门电路路CMOSCMOS门电门电路是由路是由PMOSPMOS管和管和NMOSNMOS管管构构成的一成

27、的一种种互互补对称场补对称场效效应应管集管集成成门电门电路。路。（1 1）CMOSCMOS与与非非门门图图5-225-22下一页上一页返回（2）CMOS或非门或非门图图5-23（3）CMOS三态门三态门 图图5-24 5.3 基本逻辑门电路基本逻辑门电路CMOSCMOS门电门电路的主要特点是路的主要特点是:功耗低功耗低 电电源源电压电压范范围宽围宽 抗干抗干扰扰能力强。能力强。制造工制造工艺较简单艺较简单。集成度高，宜于集成度高，宜于实现实现大大规规模集成模集成。下一页上一页返回 5.3 基本逻辑门电路基本逻辑门电路1 1CMOSCMOS门电门电路系列及型号的命名法路系列及型号的命名法 下一页

28、上一页返回 5.3 基本逻辑门电路基本逻辑门电路2.2.常用常用TTLTTL、CMOSCMOS集成基本集成基本门电门电路路见见下下表。表。下一页上一页返回 5.3 基本逻辑门电路基本逻辑门电路 对对于于或或非非门门及及或或门门，一一种种是是直直接接接接地地；另另一一种种是是与与有用的有用的输输入端入端并联并联使用。使用。对于与非门及与门，一种是对于与非门及与门，一种是直接接电源正端，或通过一个上拉直接接电源正端，或通过一个上拉电阻电阻（1 13 3kW W）接电源正端；）接电源正端；另一另一种和已使用的输入端并联使用种和已使用的输入端并联使用5.3.3 TTL5.3.3 TTL门电门电路和路和

29、MOSMOS门电门电路的使用路的使用 1.TTL1.TTL门电门电路的使用路的使用 （1 1）多余）多余输输入端的入端的处处理理 5.3 基本逻辑门电路基本逻辑门电路上一页返回下一页（2 2）TTLTTL电电路使用注意事路使用注意事项项电电路路输输入端不能直接入端不能直接与与高于，低于的低高于，低于的低电电阻阻电电源源连连接，接，否否则则因因为为有有较较大大电电流流入器件而流流入器件而烧烧毁器件。毁器件。除三除三态门态门和和OCOC门门之外，之外，输输出端出端不允不允许许并联并联使用，否使用，否则则会烧会烧毁器件。毁器件。防止防止从电从电源源连线连线引入的干引入的干扰扰信信号号，一般在每，一般

30、在每块插块插板上板上电电源源线线接去藕接去藕电电容，以防止容，以防止动态动态尖尖锋电锋电流流产产生的干生的干扰扰。系系统连线统连线不宜不宜过长过长，整，整个个装置装置应应有良好的接地系有良好的接地系统统，地地线线要粗、短。要粗、短。下一页上一页返回 5.3 基本逻辑门电路基本逻辑门电路 2.M0S2.M0S门电门电路的使用路的使用 （1 1）多余）多余输输入端的入端的处处理理 MOSMOS电电路的多余路的多余输输入端入端绝对绝对不允不允许许处处于于悬悬空空状态状态，否，否则会则会因受干因受干扰扰而破坏而破坏逻辑状态逻辑状态。MOSMOS与与非非门门、或非、或非门门多余多余输输入端的入端的处处理

31、方法理方法与与TTLTTL与与非非门门、或非、或非门门多余多余输输入端的入端的处处理方法相同理方法相同下一页上一页返回 5.3 基本逻辑门电路基本逻辑门电路 （2 2）MOSMOS电电路使用注意事路使用注意事项项 要防止要防止静电损静电损坏。坏。操作人操作人员应尽员应尽量避免穿着易量避免穿着易产产生生静电静电荷的化荷的化纤纤物，物，以免以免产产生生静电静电感感应应。焊焊接接MOSMOS电电路路时时，一般，一般电电烙烙铁铁容量容量应应不大于不大于20W20W，烙，烙铁铁要有良好的接地要有良好的接地线线，焊焊接接时时利用利用断电断电后余后余热热快速快速焊焊接，接，禁止通禁止通电电情情况况下下焊焊接

32、。接。上一页返回 5.3 基本逻辑门电路基本逻辑门电路下一页5.4 5.4 组合合逻辑电路路5.4.1 5.4.1 逻辑逻辑代代数数1.1.逻辑逻辑代代数数的基本定律的基本定律 下一页返回上一页证证明明反演反演律律证明证明吸收吸收律律 证：5.4 组合合逻辑电路路上一页返回下一页2 2逻辑逻辑代代数数的代入的代入规则规则在任何一在任何一个逻辑个逻辑等式中，等式中，将将等式等式两边两边相同的部分用一相同的部分用一个个新的新的变变量代替，等式仍然成立。量代替，等式仍然成立。这个规则这个规则就就称为称为代入代入规则规则。下一页上一页返回例如，已知例如，已知，利用代入规则将等式中的利用代入规则将等式中

33、的B用新变量用新变量BC代替，则等式将变成代替，则等式将变成 5.4 组合合逻辑电路路5.4 5.4 组合合逻辑电路路 3 3逻辑逻辑函函数数的化的化简简一一个逻辑个逻辑函函数数可以有可以有许许多多种种不同的表不同的表达达式式 例例:F FABABC C 与与或表或表达达式式(A(AC)(C)(B)B)或或与与表表达达式式 与与非非与与非表非表达达式式对对于于逻辑逻辑代代数数中的基本中的基本运运算，都可用相算，都可用相应应的的门电门电路路实现实现，因此一，因此一个逻辑个逻辑函函数数式，一定可以用若干式，一定可以用若干门电门电路的路的组组合合来实现来实现。逻辑电逻辑电路，按其列出的路，按其列出的

34、逻辑逻辑函函数数表表达达式越式越简单简单，也越有利于，也越有利于简简化化对电对电路路逻辑逻辑功能的分析，所以必功能的分析，所以必须对逻辑须对逻辑函函数进数进行化行化简简。上一页返回下一页5.4 5.4 组合合逻辑电路路例例5.10 5.10 化化简简 解:=A 上一页返回下一页5.4 5.4 组合合逻辑电路路例例5.11 5.11 化化简简 解：=上一页返回下一页5.4 5.4 组合合逻辑电路路例例5.12 5.12 化化简简=解：上一页返回下一页5.4 5.4 组合合逻辑电路路 例例5.13 5.13 将将 变为变为与与非非与与非非式式。解解：=上一页返回下一页5.4 5.4 组合合逻辑电路

35、路 4 4逻辑图逻辑图、逻辑逻辑表表达达式及式及逻辑状态逻辑状态表的相互表的相互转转换换 (1)(1)将逻辑图变换将逻辑图变换成成逻辑逻辑函函数数表表达达式式 (2)(2)根据根据逻辑逻辑函函数数表表达达式式填写逻辑状态填写逻辑状态表表(3)(3)将逻辑状态将逻辑状态表表变换变换成成逻辑逻辑函函数数表表达达式式 (4)(4)将逻辑将逻辑函函数数式式转换为逻辑图转换为逻辑图 下一页上一页返回5.4 5.4 组合合逻辑电路路例例5.14 5.14 写写出出图图5-305-30所示所示逻辑电逻辑电路的路的逻辑逻辑函函数数表表达达式。式。图5-30 例5.14 逻辑电路 解解：上一页返回下一页5.4

36、5.4 组合合逻辑电路路例例5.15 5.15 写写出出图图5-31 5-31 所示的所示的逻辑电逻辑电路的路的逻辑逻辑函函数数表表达达式。式。解：图5-31 例5.15 逻辑电路利用反演律可将上式化为利用反演律可将上式化为上一页返回下一页5.4 5.4 组合合逻辑电路路例例5.16 5.16 列出列出 的的逻辑状态逻辑状态表表。变变量量组组合合输输 入入输输 出出ABF000110110110上一页返回下一页5.4 5.4 组合合逻辑电路路例例5.17 5.17 某某逻辑关逻辑关系的系的逻辑状态逻辑状态表如表表如表5-75-7所示，用所示，用逻辑逻辑函函数数式式表表达该逻辑关达该逻辑关系。系

37、。输 入输 出ABF001010100111表5-7步骤步骤:首先写出状态表中对应于首先写出状态表中对应于Fl的输入变量组合。对于每一种变量的输入变量组合。对于每一种变量组合用逻辑乘法将输入变量连接起来组合用逻辑乘法将输入变量连接起来 逻辑加法将各个逻辑加法将各个Fl的输入变量的输入变量组合连接起来组合连接起来 按照上述步骤写出表按照上述步骤写出表5-7所所对应的逻辑函数式为对应的逻辑函数式为:上一页返回下一页5.4 5.4 组合合逻辑电路路 例例将逻辑将逻辑表表达达式式 转换为逻辑转换为逻辑图图。解：逻辑乘法用与门实现，逻辑加法用或门实现，非运算用非门实现，解：逻辑乘法用与门实现，逻辑加法用

38、或门实现，非运算用非门实现，与非与非式用与非门实现，即可得到逻辑函数表达式相对应的逻辑图与非与非式用与非门实现，即可得到逻辑函数表达式相对应的逻辑图。上一页返回下一页5.4 5.4 组合合逻辑电路路5.4.2 5.4.2 组组合合逻辑电逻辑电路的分析路的分析 一般分析步一般分析步骤骤如下如下:1.1.写写出已知出已知逻辑电逻辑电路的函路的函数数表表达达式。方法是直式。方法是直接接从输从输入到入到输输出逐出逐级写级写出出逻辑逻辑函函数数表表达达式。式。2.2.化化简逻辑简逻辑函函数数，得到最，得到最简逻辑简逻辑表表达达式。式。3.3.列出列出真值真值表。表。4.4.根据根据真值真值表或最表或最简

39、逻辑简逻辑表表达达式确定式确定电电路功能。路功能。组组合合电电路分析的一般步路分析的一般步骤骤，可用，可用图图5-435-43所示框所示框图图表表示。示。下一页上一页返回5.4 5.4 组合合逻辑电路路下一页上一页返回图5-43 例例1 试分析分析图5-44 电路的路的逻辑功能功能1）从输入到输出逐级写出输出端）从输入到输出逐级写出输出端的函数表达式的函数表达式解解：（2）对表达式进行化简）对表达式进行化简=（3）列出函数真值表，见表所示。）列出函数真值表，见表所示。ABF001010100111由式和表可知，图由式和表可知，图5-44 是一个是一个同或同或门门 图5-44 5.4 5.4 组

40、合合逻辑电路路上一页返回下一页例例2 试分析分析图5-45 电路的路的逻辑功能。功能。图 5-45（1）逐级写出输出端的逻辑表达式）逐级写出输出端的逻辑表达式（2）上）上 式已是最简，故可不用化简。式已是最简，故可不用化简。（3）列真值表）列真值表 ABCF00000011010101101001101011001111(4)确定电路功能确定电路功能由表可知，当由表可知，当A、B、C的取值组合中，的取值组合中，只有奇数个只有奇数个1时，输出为时，输出为1，否则为，否则为0，所以图所以图5-45电路为电路为3位奇偶检验器位奇偶检验器。5.4 5.4 组合合逻辑电路路上一页返回下一页5.4 5.4

41、 组合合逻辑电路路5.4.3 5.4.3 组组合合逻辑电逻辑电路的路的设计设计 1.1.将给将给出的出的实际逻辑问题实际逻辑问题进进行行逻辑逻辑抽象抽象。2.2.根据根据给给定的因果定的因果关关系系列出列出真值真值表表。3.3.根据根据真值真值表表写写出相出相应应的的逻辑逻辑表表达达式，然后式，然后进进行行化化简简，并并转换转换成命成命题题所要求的所要求的逻辑逻辑函函数数表表达达式。式。4.4.根据化根据化简简或或变换变换后的后的逻辑逻辑函函数数表表达达式，式，画画出出逻辑电逻辑电路路图图。上一页返回下一页上一页返回下一页 例例1 试用与非用与非门设计一个在三个地方均可一个在三个地方均可对同一

42、同一盏灯灯进行控制的行控制的组合合逻辑电路。并要求当灯泡亮路。并要求当灯泡亮时，改，改变任何一个任何一个输入可把灯熄入可把灯熄灭；相反，若灯不亮相反，若灯不亮时，改，改变任何一个任何一个输入也可使灯亮。入也可使灯亮。（1 1）因要求三）因要求三个个地方控制一地方控制一盏盏灯，所灯，所以以设设A A、B B、C C分分别为别为三三个开关个开关，作，作为输为输入入变变量，量，并设开关并设开关向上向上为为1 1，开关开关向下向下为为O O；Y Y为输为输出出变变量，灯亮量，灯亮为为1 1，灯，灯灭为灭为0 0。ABCF00000011010101101001101011001111（3）写表达式、并

43、化简）写表达式、并化简（2）根据逻辑要求，列真值表）根据逻辑要求，列真值表 上式已不能化简，即为最简与或表达式。上式已不能化简，即为最简与或表达式。上一页返回下一页5.4 5.4 组合合逻辑电路路（4）画逻辑电路图）画逻辑电路图 因题目要求用因题目要求用与非门与非门电路实现，所以先要将表达式变换为电路实现，所以先要将表达式变换为与非与非-与非与非表表达式，然后根据与非达式，然后根据与非-与非表达式再画逻辑图。见图与非表达式再画逻辑图。见图5-47所示。所示。=图5-47 上一页返回下一页5.4 组合合逻辑电路路5.5 5.5 编码器器所所谓编码谓编码就是用文字、符就是用文字、符号号或或数码数码

44、表示某一表示某一对对象或信象或信号号的的过过程。程。编码编码器是能器是能够实现编码够实现编码的的逻辑电逻辑电路。路。编码器是一个多输入、多输出的电路。编码器是一个多输入、多输出的电路。通常输入端多于输出端。通常输入端多于输出端。n位二进制代码有位二进制代码有2n个状态，可以表示个状态，可以表示2n个信息个信息。常用的编码器有常用的编码器有二进制二进制编码器、编码器、二二-十进制十进制编码器、编码器、优先优先编码器等编码器等 上一页返回下一页5.5 5.5 编码器器5.5.1 5.5.1 二二进进制制编码编码器器 二二进进制制编码编码器是由器是由n n位二位二进进制制数数表示表示2n2n个个信信

45、号号的的编码电编码电路。路。8 8线线3 3线编码线编码器：器：8 8个个信信号号用一用一组组三位二三位二进进制制数来数来表示表示 1 1分析要求，确定分析要求，确定输输出二出二进进制位制位数数下一页上一页返回5.5 5.5 编码器器2 2列列真值真值表表IY2Y1Y0I0000I1001I2010I3011I4100I5101I6110I71113写表达式写表达式Y2I4I5I6I7Y1I2I3I6I7 Y0I1I3I5I7用用与非与非-与非与非表达式表示为表达式表示为 4画逻辑图画逻辑图上一页返回下一页上一页返回下一页5.5 编码器器5.5 5.5 编码器器5.5.2 5.5.2 二十二十

46、进进制制数编码数编码器器 将将十十进进制制数数0 09 9编编成二成二进进制代制代码码的的电电路，路，称为称为二十二十进进制制编码编码器。器。例：例：8421BCD8421BCD编码编码器器 1 1分析要求分析要求 要要对对1010个个信信号进号进行行编码编码，至少需要，至少需要4 4位二位二进进制代制代码码。因。因为为24102410，所以二十，所以二十进进制制编编器有十器有十个输个输入和入和4 4个输个输出。出。上一页返回下一页5.5 5.5 编码器器2 2列列真值真值表表十进制数输入变量8421BCD码Y3Y2Y1Y00I000001I100012I200103I300114I40100

47、5I501016I601107I701118I810009I91001上一页返回下一页上一页返回下一页5.5 编码器器5.6 5.6 译码器器 译码译码是是编码编码的反的反过过程，是程，是将给将给定的二定的二进进制代制代码码翻翻译译成成编码时赋编码时赋予的原意予的原意。完成完成这种这种功能的功能的电电路路称为称为译码译码器器。5.6.1 5.6.1 二二进进制制译码译码器器例：例：2 2线线4 4线译码线译码器器输输 入入输输 出出EAB000111000111010101011011011111111（2）表达式）表达式（1）真值表）真值表上一页返回下一页5.6 5.6 译码器器（3 3）画

48、逻辑图画逻辑图 上一页返回下一页集成集成译码器器:进制制译码器器74138741383 3线8 8线译码器器输输 入入输输 出出STAA2A1A011111111101111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110上一页返回下一页5.6 5.6 译码器器5.6 5.6 译码器器741383线线8线译码器线译码器符号符号上一页返回下一页5.6 5.6 译码器器74138741383 3线线8 8线译码线译码器器应应用用两片

49、两片74LS138组成的组成的4线线-16线译码器线译码器 上一页返回下一页5.6 5.6 译码器器74138741383 3线线8 8线译码线译码器器应应用用YABAC函数发生器函数发生器 上一页返回下一页5.6 5.6 译码器器5.6.2 5.6.2 显显示示译码译码器器 1 1数数字字显显示器件示器件 数数字字显显示器件按示器件按发发光物光物质质的不同可分的不同可分为为四四类类:气气体放体放电电显显示器、示器、荧荧光光数数字字显显示器、示器、半半导导体体显显示器，示器，液体液体数数字字显显示器示器下一页上一页返回 2七段数字显示器原理七段数字显示器原理动画 按内部按内部连接方式不同，七段

50、数字接方式不同，七段数字显示器分示器分为共阴极共阴极和和共共阳极阳极两种。两种。3 3BCDBCD七段七段显显示示译码译码器器 BCDBCD七七段段显显示示译译码码器器能能把把 “84218421”二二一一十十进进制制代代码码译译成成对对应应于于数数码码管管的的七七个个字字段段信信号号，驱驱动动数数码码管管，显示出相应的十进制数码。显示出相应的十进制数码。5.6 5.6 译码器器上一页返回下一页上一页返回下一页CT74LS247CT74LS247译码译码器的外形及其引脚排列如下器的外形及其引脚排列如下图图所示。所示。5.6 5.6 译码器器上一页返回下一页 CT74LS247CT74LS247