数电复习题(含答案).pdf

《数电复习题(含答案).pdf》由会员分享，可在线阅读，更多相关《数电复习题(含答案).pdf（26页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、。数 电 复 习 题 选择题：1下列四个数中，与十进制数（163）10不相等的是（D ）A、(A3)16 B、（）2 C、（0001）8421BCD D、（203）8 2N 个变量可以构成多少个最小项（C ）A、N B、2N C、2N D、2N-1（3下列功能不是二极管的常用功能的是（C）A、检波 B、开关 C、放大 D、整流 4.将十进制数10)18(转换成八进制数是 （B ）A、20 B、22 C、21 D、23 5译码器的输入地址线为 4 根，那么输出线为多少根（C）A、8 B、12￥C、16 D、20 6能把正弦信号转换成矩形脉冲信号的电路是（D）A、多谐振荡器 B、D/A 转换器 C

2、、JK 触发器 D、施密特触发器 7三变量函数BCACBAF,的最小项表示中不含下列哪项 （A）A、m2 B、m5 C、m3 D、m7 8用 PROM 来实现组合逻辑电路，他的可编程阵列是（B ）;A、与阵列 B、或阵列 C、与阵列和或阵列都可以 D、以上说法都不对 9A/D 转换器中，转换速度最高的为(A )转换 A、并联比较型 B、逐次逼近型 C、双积分型 D、计数型 10关于 PAL 器件与或阵列说法正确的是 （A ）A、只有与阵列可编程 B、都是可编程的 C、只有或阵列可编程 D、都是不可编程的 、11.当三态门输出高阻状态时，输出电阻为 （A ）A、无穷大 B、约 100 欧姆 C、

3、无穷小 D、约 10 欧姆 12 为 使 采 样 输 出 信 号 不 失 真 地 代 表 输 入 模 拟 信 号，采 样 频 率fs和 输 入 模拟 信 号 的 最 高 频 率faxIm的 关 系 是（C）A、fsfaxIm B、fsfaxIm C、fs 2faxIm D、fs 2faxIm 13.下列说法不正确的是（C）A集电极开路的门称为 OC 门。B三态门输出端有可能出现三种状态（高阻态、高电平、低电平）COC 门输出端直接连接可以实现正逻辑的线或运算 D.利用三态门电路可实现双向传输 14.以下错误的是（B）A数字比较器可以比较数字大小 B实现两个一位二进制数相加的电路叫全加器 C实现

4、两个一位二进制数和来自低位的进位相加的电路叫全加器 D编码器可分为普通全加器和优先编码器|15.下列描述不正确的是（A）A触发器具有两种状态，当 Q=1 时触发器处于 1 态 B时序电路必然存在状态循环 C异步时序电路的响应速度要比同步时序电路的响应速度慢 D边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 16离散的，不连续的信号，称为（B ）。A模拟信号 B.数字信号 17组合逻辑电路通常由（A ）组合而成。A门电路 B.触发器 C.计数器 18 8 线3 线优先编码器的输入为 I0I7，当优先级别最高的 I7有效时，其输出012YYY的值是（C ）。A111 .0

5、10 C 19十六路数据选择器的地址输入（选择控制）端有（C ）个。A16 .2 C 20一位 8421BCD 码译码器的数据输入线与译码输出线的组合是（C ）。A4:6 :10 C.4:10 :4 21函数BAAF的结果是 （C ）A.AB B.BA C.BA D.BA 22ROM 属于（A ）。A组合逻辑电路 B.时序逻辑电路 23有一个左移移位寄存器，当预先置入 1011 后，其串行输入固定接 0，在 4 个移位脉冲CP 作用下，四位数据的移位过程是（A ）。0000 0000 24.一个二进制序列检测电路，当输入序列中连续输入 5 位数码均为 1 时，电路输出 1，则同步时序电路最简状

6、态数为 （B ）A.4 B.5 C.6 D.7 25.可以直接现与的器件是 （A ）A.OC 门 B.I2L 门 C.ECL 门 D.TTL 门 26.16 个触发器构成计数器，该计数器可能的最大计数模值是（D ）A.16 B.32 D.216 27.用 1K1 位的 RAM 扩展成 4K2 位应增加地址线(B )根。/28.能把正弦信号转换成矩形脉冲信号的电路是（D ）A.多谐振荡器 A 转换器 触发器 D.施密特触发器 29.接通电源就能输出矩形脉冲波形的是（A ）A.多谐振荡器 A 转换器 触发器 D.施密特触发器 30.在函数F=AB+CD的真值表中，F=1 的状态有多少个（D）。A、

7、2 B、4 C、6 D、7 E、16 31.对于题图 1 所示波形，其反映的逻辑关系是：(B)图 1 A、与非关系；B、异或关系；C、同或关系；D、或关系；E、无法判断。32、矩形脉冲信号的参数有 D 。A.周 期 B.占 空 比 C.脉 宽 D.以 上 都 是 33、电路的输出态不仅与当前输入信号有关，还与前一时刻的电路状态有关，这种电路为（B）。A.组合电路 B.时序电路、34、米利和莫尔型时序电路的本质区别是（B ）A、没有输入变量。B、当时的输出只和当时电路的状态有关，和当时的输入无关。C、没有输出变量。D、当时的输出只和当时的输入有关，和当时电路状态无关。35、十进制数 25 用 8

8、421BCD 码表示为 B。101 0101 C.100101 36、下 列 各 函 数 等 式 中 无 冒 险 现 象 的 函 数 式 有 D 。A.BAACCBF B.BABCCAF C.BABABCCAF D.CABABCBAACCBF E.BABAACCBF 37、在 下 列 逻 辑 电 路 中，不 是 组 合 逻 辑 电 路 的 有 D 。A.译 码 器 B.编 码 器 C.全 加 器 D.寄 存 器 38、把 一 个 五 进 制 计 数 器 与 一 个 四 进 制 计 数 器 串 联 可 得 到 D 进 制 计 数器。.5 C 39、N 个 触 发 器 可 以 构 成 最 大 计

9、数 长 度（进 制 数）为 D 的 计 数 器。40、同 步 时 序 电 路 和 异 步 时 序 电 路 比 较，其 差 异 在 于 后 者 B 。B）、（YAB）、（YA=B）三个输出端。15TTL 集成 JK 触发器正常工作时，其dR和dS端应接（高）电平。￥16单稳态触发器有两个工作状态（稳态）和（暂稳态 ），其中（暂稳态）是暂时的。17一般 ADC 的转换过程由（采样 ）、（保持 ）、（量化 ）和（编码 ）4 个步骤来完成。18存储器的存储容量是指（存储单元的总和）。某一存储器的地址线为 A14A0，数据线为 D3D0，其存储容量是（2154 ）。19电路如下图（图中为上升沿 Jk 触

10、发器），触发器当前状态Q3 Q2 Q1为“100”，请问在时钟作用下，触发器下一状态（Q3 Q2 Q1）为（011 ）20.如果对 160 个符号进行二进制编码，则至少需要(8)位二进制数。21.组合逻辑电路任何时刻的输出信号，与该时刻的输入信号(有关)；与电路原来所处的状态(无关)；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号(有关)；与信号作用前电路原来所处的状态(有关)。(答案填有关或无关)门 称 为(集 电 极 开 路)门，多 个OC 门 输 出 端 并 联 到 一 起 可 实 现(线 与)功能。23.发 光 二 极 管 半导体数 码 显 示 器 的 内 部 接 法 有 两 种

11、形 式：共(阴)接 法 和共(阳)接 法。对 于 以 上 两 种 接 法 的 发 光 二 极 管 数 码 显 示 器，应 分 别 采 用(高)电 平 驱 动 和(低)电 平 驱 动 的 七 段 显 示 译 码 器。24.时 序 逻 辑 电 路 按 照 其 触 发 器 是 否 有 统 一 的 时 钟 控 制 分 为(同 步)时 序电 路 和(异 步)时 序 电 路。25.(16=（）2=8=10=(1001 0101)8421BCD 26.逻辑函数 F=A+B+CD 的反函数F=(DBACBA)。27.逻辑函数 F=A（B+C）1 的对偶函数是(0 BCA)。28.集 电 极 开 路 门 的 英

12、 文 缩 写(OC)门，工 作 时 必 须 外 加(电源)和(电阻)。多个 集 电 极 开 路 门 输 出 端 并 联 到 一 起 可 实 现(线与)功 能。29.时 序 逻 辑 电 路 按 照 其 触 发 器 是 否 有 统 一 的 时 钟 控 制 分 为(同步)时 序 电路 和(异步)时 序 电 路。)30.在数字电路中，常用的计数制除十进制外，还有(二进制)、(八进制)、(十六进制)。判断题：1TTL 或非门多余输入端可以接高电平。（）2寄存器属于组合逻辑电路。（）3构成一个 5 进制计数器需要 5 个触发器（）4石英晶体振荡器的振荡频率取决于石英晶体的固有频率。（）5当时序逻辑电路存在

13、有效循环时该电路能自启动（）6八路数据分配器的地址输入（选择控制）端有 8 个。（）7关门电平 UOFF是允许的最大输入高电平。（）8最常见的单片集成 DAC 属于倒 T 型电阻网络 DAC。（）9 TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在 40uA以下（）10三态门输出为高阻时，其输出线上电压为高电平（）11超前进位加法器比串行进位加法器速度慢（）12译码器哪个输出信号有效取决于译码器的地址输入信号（）13五进制计数器的有效状态为五个（）14.施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（）15.当时序逻辑电路存在无效循环时

14、该电路不能自启动（）触发器、JK 触发器均具有状态翻转功能（）17.D/A 的含义是模数转换（）18构成一个 7 进制计数器需要 3 个触发器（）19.两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（）20.判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（）21.利用三态门可以实现数据的双向传输。（）22.有些 OC 门能直接驱动小型继电器。（）23.555 定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（）24.RS 触发器、JK 触发器均具有状态翻转功能（）25.PLA 的与阵列和或阵列均可编程。（）26.施密特触发器电路具有两个稳态，而单稳

15、态触发器电路只具有一个稳态（）27.可用 ADC 将麦克风信号转换后送入计算机中处理时（）输出端为低电平时带拉电流的能力为 5mA（）、CMOS 门中未使用的输入端均可悬空（）30.当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（）31.将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（）】32.设计一个 3 进制计数器可用 2 个触发器实现（）33.移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n的计数器。所以又称为移存型计数器（）34.在优先编码器电路中允许同时输入 2 个以

16、上的编码信号（）35.施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（）需要定期刷新，因此，在微型计算机中不如 SRAM 应用广泛（）证明题：1、利用基本定律和运算规则证明逻辑函数ABCABCABCABAC 证明：左边 ()()ABCABCABCABCABCABCABCAB CCAC BBABAC =右边 原式得证 2、利用基本定律和运算规则证明逻辑函数DBADADCEBDBA 证明：左边=DCEDAADBDBA =DCEDBDBA =DBA =右边.原式得证 3、利用基本定律和运算规则证明逻辑函数CBACBAAB)(证明：左边=CBA)(=CBA =CBA)(=右边 原式得证 4、利

17、用基本定律和运算规则证明逻辑函数CBCABACBACBA)()证明：左边ABCABC 右边()()()ABACBC()()()()()()AAACBCAB BCACABBC BCACAB BCABCACCABBABCABCABC=左边 原式得证 化简题：1、用卡诺图化简函数),(),(131210985210mmmmmmmmmDCBAY 解：卡诺图 化简得：DCDBCAY 2、用卡诺图化简函数)15,14,11,10,9,8()13,7,5,4,2,0(),(dmmDCBAY 解：卡诺图111111ABCD0001111000011110 化简得：CBADBBDY !3、用卡诺图化简下列函数D

18、DBCACBDBADBAY)()(解：DBCADCBCBADAB 卡诺图：11111111ABCD00011110000111101111 化简得：DCAABY 4、用卡诺图化简具有约束项的逻辑函数)15,14,13,12,11,10()8,6,3,2,1,0(),(1dmmDCBAY|解：卡诺图 111111ABCD0001111000011110 化简得：DCBADBY1 5、用公式法化简CBBCAABCY 解：CBBCAA)(CBBC)(CCB B 6、用公式法化简CABAABCY 解：)(CBAABC BCAABC )(BCBCA A 简答题：1、试说明施密特触发器的工作特点和主要用途

19、。答：施密特触发器的工作特点：电路有两个稳态，是一个双稳态电路，但这两个稳态是靠触发信号维持的；电路状态的翻转由外触发信号的电平决定，当外加触发信号高于上限触发电平UT+值时电路处于一种稳态，低于下限触发电平UT-值时电路处于另一种稳态。电路存在回差特性或叫滞回特性。通常用于波形变换与整形、接口电路、幅度鉴别、和方波发生器。2、什么叫单稳态触发器单稳态触发器和双稳态触发器的区别是什么 答：具有稳态和暂稳态两种工作状态，在外界触发脉冲的作用下，能从稳态翻转到暂稳态，暂稳态维持一段时间后，再自动返回稳态，暂稳态持续时间由电路参数决定。双稳态触发器具有两种稳定状态，外界触发脉冲消失后，保持状态不变。

20、3、什么是量化单位和量化误差，减小量化误差可以从那几个方面考虑:答：量化过程中所取得最小的数量单位叫做量化单位。因为模拟电压是连续的，就不一定能被量化单位整除，在量化过程中就会引入误差，称为量化误差。减小量化误差可以将量化电平取在量化范围的中间值。作图题：1、555 定时器的功能表如下，(1)该 555 定时器组成什么电路，（2）在题中输出电压ou的坐标上画出相应的输出波形。555 定时器功能表 输入 输出 DR TH（uI1）TR（uI2）uO VTD状态&0 低 导通 1 23 VCC 13 VCC;高 截止 1 13 VCC 不变 不变 1）23 VCC 13 VCC 低 导通 -解（1

21、）该电路组成施密特触发器。（2）波形图 1 3 VCC 3 VCC uo 0 0 uI t D TH OUT VSS CO F uO VCC 1 2 3 4 5(7 8 VCC 555 TR DR 1 3 VCC，3 VCC uo 0 uI 。2、用 74LS161 来构成一个十二进制计数器。74LS161 的功能表如图所示。D0 D3 D2 D1 CO LD RD Q0 Q3 Q2 Q1 EP CP ET 74161 解：用异步清零端CR归零S121100 nnQQCR23&或：用同步置数端LD归零S111011 nnnQQQLD013 CO LD CR Q0 Q1 Q2 Q3 D0 D1

22、D2 D3 CTT CTP CP&11(a)用异步清零端CR 归零 74LS161 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11 74LS161 3、8 选 1 数据选择器 CC4512 的逻辑功能如表所示，电路符号如图所示。用 CC4512 和最少的门电路产生如下逻辑函数，要求变量 ABC 分别对应于 A2A1A0输入管脚，写出分析过程并在 CC4512 的框图上画出电路连接图。DCABDCBCDACDABF)(CC4512 功能表 DIS INH A2 A1 A0 Y 0 0 0 0.0 D0 0 0 0 0 1 D1:0 0 0 1 0 D

23、2 0 0】0 1 1 D3 0 0 1 0。0 D4 0 0 1 0 1 D5、0 0 1 1 0 D6 0 0|1 1 1 D7 0 1 -0 1 高阻 解：逻辑函数：CDADCABD)CA(BDCBCDACDABF 电路连接图为：A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 INH DIS Y CC4512 A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 INH DIS Y CC4512 0 1 F A B C D 4、555 定时器构成单稳态触发器如图（a）所示，输入如图（b）。画出电容电压uc和输出波形uo。VCCuoRCC12345678555

24、5iu tuiO(a)(b)解：tuiOucuo 5、用 5124 的 RAM 扩展组成一个 2K8 位的存储器需要几片 RAM，试画出它们的连接图，用图示 RAM 实现。答：需要 8 片 RAM，同时做字扩展和位扩展。连接图如下：A0A1A8R/WA9A10I/O7I/O6I/O4I/O5I/O0 I/O1I/O2I/O34RAM(7)A0A1 A8R/WCSI/O0 I/O1I/O2I/O35124RAM(1)A0A1 A8R/WCSI/O0I/O1I/O2I/O34RAM(0)A0A1 A8R/WCSY0Y12线-4线译码器51251223YYI/O3I/O2I/O0I/O1.I/O0

25、I/O1I/O2I/O34RAM(6)A0A1 A8R/WCS512 6、试用 3 线8 线译码器 74LS138 和门电路实现下列函数。Z（A、B、C）=AB+AC 解：Z（A、B、C）=AB+AC=AB(C+C)+AC（B+B）=ABC+ABC+ABC+ABC=m 1+m 3+m 6+m 7=7 6 3 1 mmmm STA Y7 Y5 Y6 Y4；Y2 Y1 Y0 STC STB A0 A1 A74LS138 STA Y7 Y5 Y6 Y3 Y2 Y1 Y0 STC STB A0&AA2 74LS138 C B A“1&。分析题：1、分析下列电路是几进制的计数器。1 1）解：驱动方程：n

26、n0010101,1,JKJQKQ 输出方程：10ZQQ 特性方程：nn+1n ()QJQKQCP （1 分）状态方程：n+1nnnnn00000000Q11 ()J QK QQQQCP n+1nnnnnn111110101Q ()J QK QQ QQ QCP 状态表 ）CP n1Q n0Q n+11Q n+10Q Z 0 0 0 0 1 0 1 0 1 1 0 0 2 1 0 1 1 0 3 1 1 0 0 1 状态表或状态图任写一种即可 00 01 10 11%Q Q/Z/1/0/0/0 归纳上述分析结果可知，该时序电路为同步 4 进制加法计数器。2、分析图示电路的逻辑功能。要求有明确的分

27、析步骤和过程并画出时序图。解：驱动方程：代入特性方程求状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212 输出方程：nnQQY21 求各触发器的次态和电路输出，列状态转换图或状态转换表 Y Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K&Q0 Q0 FF0 FF1 FF2 CP nnnnnnQKQJQKQJQKQJ202001011212 000001011/1 /0 100110111/0 /0/0 /0(a)有效循环 010 1

28、01(b)无效循环/0 /1 排列顺序：/Y nnnQQQ012 CPQ0Q1Q2Y 时序图：、电路功能：有效循环的 6 个状态分别是 05 这 6 个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这 6 个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第 6 个脉冲计数时，计数器又重新从 000 开始计数，并产生输出Y1。3、分析图示电路的逻辑功能。解：此电路为同步时序电路 驱动方程：nQXT01；10T 输出方程：nnQXQXY11 T 触发器的特性方程：nnQTQ1 将各触发器的驱动方程代入，即得电路的状态方程

29、：nnnnQQXQTQ101111 nnnnQQQTQ000001 通过计算得状态表或状态转换图：Q0 Q0 FF0 FF1 CP Y Q1 Q1 1T C1 1T C1&=1 X“1”输入 现 态 次 态 输出 X nnQQ01 1011nnQQ Y 0 0 0 0 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 1 00 01 0/1 1/0 1/1 0/1 0/1 0/0 1/1 CPX Q0Q1；时序图：电路功能：由状态图可以看出，当输入X 0 时，在时钟脉冲CP的作用下，电路的 4 个状态按递增规律循环变化，即：0001101100 当X1 时，在时钟脉冲

30、CP的作用下，电路的 4 个状态按递减规律循环变化，即：0011100100 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个 2 位二进制同步可逆计数器。4、8 位 A/D 输入满量程为 10V，当输入下列电压时，数字量的输出分别为多少（1）；（2）；（3）解：（1）第一步，当521021REFNVVV 时，因为VNVX，所以取 d7=0，存储。第二步，当5.2)4120(REFNVVV 时，因为VNVX，所以取 d5=0，存储。0/1 CP X Q0 Q1 Y 如此重复比较下去，经过 8 个时钟脉冲周期，转换结束，最后得到 A/D 转换器的转换结果 d7d0=01011001，则

31、该数字所对应的模拟输出电压为 V4765625.3)21161804120(REF7NVV 同理（2）=(3)=：设计题：1、用与非门设计一个举重裁判表决电路。设举重比赛有 3 个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。解：设主裁判为变量 A，副裁判分别为 B 和 C；表示成功与否的灯为 Y，根据逻辑要求列出真值表 逻辑表达式 ABCCABCBAmmmY765$Y=AB+AC 逻辑电路图：ACABY .2、设计一个按自然态序变化的 7 进制同步加法计数器，计数规则为逢七

32、进一，产生一个 A B C Y A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 AB C 00 01 11 10 0 1 1 1 1 A B A C Y&进位输出。解：建立原始状态图：￥因需用 3 位二进制代码，选用 3 个CP下降沿触发的JK触发器，分别用 FF0、FF1、FF2 表示。由于要求采用同步方案，故时钟方程为：CPCPCPCP210 卡诺图化简输出方程：nnQQY21 卡诺图化简状态方程：012QQQ的卡诺图也可以画在一个图中。得状态方程：nnnnnnnnnnnnnnnnnnnnnQQ

33、QQQQQQQQQQQQQQQQQQQ2120112102101100120102101比较特性方程：nnnQKQJQ1 得驱动方程：nnQQJ120、10K nQJ01、nnQQK021 000001010011 /0 110101100 /0 /0 /0 /0 /0排列顺序：/Y nnnQQQ012/1Y的卡诺图00011110000101000nnQQ12nQ0(a)10nQ的卡诺图00011110011011000nnQQ12nQ0(c)12nQ的卡诺图00011110000011011nnQQ12nQ0(b)11nQ的卡诺图00011110001001101nnQQ12nQ0 nnQ

34、QJ012、nQK12-电路图并检查电路能否自启动：将 111 代入状态方程得次态为 000，此电路能自启动。3、已知某同步时序电路状态图如图所示，完成以下任务（1）做出状态转换真值表；（2）若用 D 触发器实现，请求出相应的激励方程；（3）求输出方程；（4）画出电路图；解：（1）状态转换真值表 （2）求激励方程 YFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K 1J C11K&Q0Q0&1&（3）求输出方程 （4）作电路图（略）4、旅客列车分为特快、直快和慢车，它们的优先顺序为特快、直快、慢车。在同一时间里，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计

35、一个满足上述要求的组合逻辑电路。解：根据命题要求该排队电路有三个输入端 A、B、C 和三个输出端 X、Y、Z，用 A、B、C分别代表特快、直快、慢车，三趟车的开出信号分另为 X、Y、Z。输入变量的赋值是：1表示该车要求开出，0 表示该不要求开出，输出函数的赋值是：1 表示列车可以开出，0 表示不准列车开出。列出该题真值表如下：A B C X Y Z 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 1 0 0 用卡诺图化简后写出逻辑函数表达式：AX BAY CBAZ 根据表达式画出的逻辑图如图所示：