数电复习题及答案(28页).doc

《数电复习题及答案(28页).doc》由会员分享，可在线阅读，更多相关《数电复习题及答案(28页).doc（28页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、-数电复习题及答案一、多选择题1以下代码中为无权码的为 。CD A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码2以下代码中为恒权码的为 。ABA.8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码3十进制数25用8421BCD码表示为 。BA.10 101 B.0010 0101 C.100101 D.101014. 以下表达式中符合逻辑运算法则的是 。D A.CC=C2 B.1+1=10 C.01.5k） B悬空C通过小电阻接地（1k） D通过电阻接VDD 17、欲控制某电路在一定的时间内动作（延时），应选用 。 【 C 】A多谐振荡器 B计数器

2、 C单稳态电路 D施密特电路 18、函数中的多余项是 。 【 C 】ABC B CAC D AD19、下列 的说法是正确的。 【 C 】A任何一个逻辑函数的逻辑式都是唯一的 B任何一个逻辑函数的逻辑图都是唯一的C任何一个逻辑函数的真值表和卡诺图都是唯一的 D以上说法都不对20、指出下列电路中能够把串行数据变成并行数据的电路应该是 。 【 C 】A、JK触发器 B、3/8线译码器 C、移位寄存器 D、十进制计数器21、属于组合逻辑电路的部件是 。 【 A 】A、编码器 B、寄存器 C、触发器 D、计数器 22、下图为OC门组成的线与电路其输出Y为 。【 C 】A、1 B、0 C、 D、23、异步

3、时序电路和同步时序电路比较，其差异在于 。 【B 】A没有触发器 B没有统一的时钟脉冲控制C没有稳定状态 D输出只与内部状态有关24、逻辑函数化简结果是 ，逻辑函数的最小项标准形式是 。 【 B 】A. 唯一的，唯一的 B.不唯一的，唯一的 C. 不唯一的，不唯一的 D.唯一的，不唯一的25、8-3线优先编码器74LS148，当其中的输入线同时有效时，的优先级别高，输出线的值应为 。 【D 】 A.111 B.100 C.000 D.01026、米里型时序逻辑电路的输出是 。 【 C 】A只与输入有关 B只与电路当前状态有关C与输入和电路当前状态均有关 D与输入和电路当前状态均无关27、七段显

4、示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421BCD码）应为_。【 B 】A0011； B0110； C0101； D010028、3个移位寄存器组成的扭环形计数器，最多能形成_个状态的有效循环。 【 C 】A3； B4； C6； D829、555定时器输入端UI1端（管脚6）、 UI2 端（管脚2）的电平分别大于 UDD和 UDD时（复位端RD=1），定时器的输出状态是_。【 A 】 A0 ； B1 ； C原状态 30只读存储器ROM的功能是_。【 A 】A只能读出存储器的内容且断电后仍保持； B只能将信息写入存储器； C可以随机读

5、出或写入信息； D只能读出存储器的内容且断电后信息全丢失31、用_片1k4 的ROM可以扩展实现8k4 ROM的功能。【 B 】A4； B8； C16； D3232、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为 V。 【 C 】A1.28 B1.54 C1.45 D1.56 33、在10位D/A转换器中，其分辨率是（ ）。【 C 】A B C D 34、若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有 条。【 C 】A.8 B.16 C.32 D.25635、欲将容量为2561的RAM扩展为10248，则

6、需要控制各片选端的辅助译码器的输入端数为 。【 B 】A.4 B.2 C.3 D.836、一个容量为5121的静态RAM具有 。【 A 】A.地址线9根，数据线1根 B.地址线1根，数据线9根C.地址线512根，数据线9根 D.地址线9根，数据线512根37、8位D/A转换器当输入数字量10000000是输出电压为5V；若输入数字量为00000001，则输出电压为 V。 【C 】A0.079V B0.02V C0.039V D都不是38、要构成204816位的RAM，需要 片2564位的RAM。 【 C 】A16 B64 C32 D12839、下列各种类型的8位A/D转换器中，转换速度最快的A

7、/D转换器是 。 【 A 】A并行比较型 B逐次逼近型 C计数型 D双积分型40、若某ADC取量化单位=，并规定对于输入电压，在0时，认为输入的模拟电压为0V，输出的二进制数为000，则时，输出的二进制数为 。【 B 】A.001 B.101 C.110 D.11141、555定时器不能组成 。【 D 】A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器42、用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为 。【 B 】A.3.33V B.5V C.6.66V D.10V43、只能按地址读出信息，而不能写入信息的存储器为 。 【 B 】A、 RAM

8、B、ROM C、 PROM D、EPROM 44、电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压VT为 。【 A 】A、4V B、6V C、8V D、12V45、单稳态触发器的主要用途是 。【 C 】A.整形、延时、鉴幅 B. 整形、鉴幅、定时C.延时、定时、消噪 D.延时、定时、存储46、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是 。【 A 】 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-110

9、1-1110-1111 D. 1011-1010-1001-1000-011147、用555定时器构成单稳态触发器，其输出的脉宽为 。【 B 】 A.0.7RC； B.1.1RC； C.1.4RC； D.1.8RC；48、关于PROM和PAL的结构，以下叙述正确的是（ A ）（ D ）（ ）（ ）A.PROM的与阵列固定，不可编程；B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程；D.PAL的与阵列可编程49、某10位D/A转换器，当输入为D=0100000000B时，输出电压为1.6V。当输入D=1000010000B时，输出电压为 。 【 B 】A3.15V B3.30

10、V C3.60V D都不是三、填空题1、（10110010.1011）2=( )8=( )16 2、( 35.4)8 =（ ）2 =( )10=( )163 逻辑函数的常用表示方法有 、 、 、 等。4. 摩根定律又称为 。5 逻辑代数的三个重要规则是 、 、 。6逻辑函数F=A（B+C）1的对偶函数是 。7已知函数的对偶式为+，则它的原函数为 。8触发器有 个稳态，存储8位二进制信息要 个触发器。9一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入= 且= 的信号。10一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 。11触发器有两个互补的输

11、出端Q、，定义触发器的1状态为 ，0状态为 ，可见触发器的状态指的是 端的状态。12寄存器按照功能不同可分为两类： 寄存器和 寄存器。13数字电路按照是否有记忆功能通常可分为两类： 、 。14由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。15时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。16、三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为 。 17、用555定时器构成的 单稳态触发器，若充放电回路中的电阻、电容分别用R、C表示，则该单稳态触发器形成的脉冲宽度tw_。18、写出下列数的八位二进制数的原码、反码、补码1.（-35）10= (10

12、100011 )原码= (11011100)反码=(11011101)补码2. (+35)10 = (00100011 )原码= (00100011)反码=(00100011)补码 3. (-110101)2 = (10110101 )原码= (11001010)反码=(11001011)补码 4. (+110101)2 = (00110101 )原码= (00110101)反码=(00110101)补码 5. (-17)8=(10001111 )原码= (11110000)反码=(11110001)补码19、格雷码又称_码，其特点是任意两个相邻的代码中有_位二进制数位不同。20、全加器是指能

13、实现两个加数和_三数相加的算术运算逻辑电路。21、当RAM的字数够用、位数不够用时，应扩展位数。其方法是将各片RAM的_端、R/W端 和CS端并联起来即可。22、数制转换1. (46.125)10= ( 101110.001 )2 =( 56.1 )8=( 2E.2 )162. (13.A)16=( 00010011.1010 )2=( 19.625 )10 3. (10011.1)2=( 23.4 )8=( 19.5 )1023、将下列三位BCD码转换为十进制数1. (10110010110)余3码 = （263）10 2. (10110010110)8421BCD码= （596）1024、

14、四个电路输入vI、输出vO的波形如图所示，试写出分别实现下列功能的最简电路类型（不必画出电路）。（a） ；（b） ；（c） ；（d） 。（a）T触发器或1位二进制计数器；（b）施密特触发器；（c）单稳态触发器；（d）6进制计数器25、当多个三态门的输出端连在一根总线上使用时，必须保证：任何时候只能有一个门电路处于工作态，其余的门电路应输出 。 高阻态26、3线8线译码器74LS138处于译码状态时，若希望输出为11011111，则要求输入A2A1A0= 。 10127、对于T触发器，当T恒等于1时，触发器输出Q对时钟信号 分频。 二28、不会出现的变量取值所对应的最小项叫做 。 无关项29、组

15、合逻辑电路任何时刻的稳定输出仅仅只决定于_各个输入变量的取值。 当前30、要把模拟量转化成数字量一般要经过四个步骤，分别称为采样、保持、_、编码。 量化31、D/A转换器的主要参数有 、转换时间和转换精度。 分辨率32、逻辑代数又称为 代数。最基本的逻辑关系有 、 、 三种。 布尔、 与 、或 、非33、组合逻辑电路消除竟争冒险的方法有 、 、 等。 修改逻辑设计 接入滤波电容 加选通脉冲34、常见的脉冲产生电路有 ，常见的脉冲整形电路有 、 。 多谐振荡器 ； 单稳态触发器 施密特触发器35、在任何一组变量取值下，两个不同最小项的乘积恒为 。036、TTL门电路中，可以实现“线与”逻辑功能的

16、是 门。 集电极开路门（或OC门）37、已知函数 ，它的反函数为= 。或38、函数的与非与非式为 。 39、图示电路的最简与或表达式为 。 40、十进制数转换到二进制数时小数部分采用的方法是。 乘2取整法41、PLA的与阵列 编程，或阵列可编程。 可42、触发器按照逻辑功能分类，在CP脉冲作用下，只有保持和翻转功能的触发器是 触发器。 T43、8位D/A转换器当输入数字量只有最低位为1时，输出电压为0.02V，若输入数字量只有最高位为1时，则输出电压为 V。 2.56 44、一个10位D/A转换器的每个量化阶梯表示0.025伏电压，则它最大能表示 伏电压。 25.57545、为消除逻辑表达式的

17、险象，应增加的冗余项为 （即变成)。 B46、正常工作情况下，能带同类门电路的最大数目称为 。 扇出系数。47、对于JK触发器，当J、K为 时，触发器处于保持状态。 0048、如用ROM实现两个3位二进制数相乘的乘法器，其所需的容量为 。 26649、若将一个正弦波电压信号转换成同一频率的矩形波，应采用 电路。 施密特触发器50、半导体数码显示器的内部接法有两种形式：共 阳极 接法和共 阴极 接法。51、TTL逻辑门电路的典型高电平值是 3.6 V，典型低电平值是 0.3 V。52、某计数器的输出波形如图1所示，该计数器是 5 进制计数器。53、在下图所示可编程阵列逻辑（PAL）电路中，Y1=

18、，Y3=。54、三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为 。 00155、图（a）所示电路中，TTL与非门的IOH=400mA、UOH=3.6V、IOL=10mA、UOL=0.2V， RL1 。，480 图（a） 图（b）56、图（b）所示电路中，TTL与非门的IOH=400mA、UOH=3.6V、IOL=10mA、UOL=0.2V， RL2 。，9k四、1、写出下图所示各个逻辑电路的输出函数式： 2、组合逻辑电路及输入波形如图7所示，要求：写出L1、L2、L3的逻辑表达式，分析电路功能，并画出L2的波形。解：逻辑表达式：， ， 。 1位数值比较器 则可以画出L2的波形

19、： 3、分析如图所示组合电路的功能，要求写出逻辑表达式，列出其真值表，并说明电路的逻辑功能。解： 真值表ABCFABCF00011000001010100100110001101111电路功能：三输入一致电路（或三输入同或电路）4、分析如图所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。解：（1）激励方程： ， ，（2）状态方程： （3）输出方程为： （4）状态转换图为： 功能描述：同步可逆四进制计数器 5、试用3线8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为解：化为最小项之和的形式：当S1=1, 时,令A2=A, A1

20、=B, A0=C ,则画电路图6、试用1片3线8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为解：解法一：选取BCD=A2A1A0，令，则画出逻辑图如图（a） 图（a） 图（b）解法二：选取BCD=A2A1A0，令，则画出逻辑图如图（b）7、试用8选1MUX实现逻辑函数： 解：法一 画出F的四变量卡诺图如图 选择地址变量，确定余函数Di。 若选择A2A1A0=ABC，则引入变量为D。 化简各子卡诺图求得余函数为：D0=, D1=0, D2=1,D3=D, D4=0, D5=0, D6=1, D7=，函数F可表示为 或由降维图得与比较知： D1= D4= D5=0, D2=

21、 D6=1,D3=D, D0=D7=法二：选择A2A1A0=ABC，则 与8选1MUX输出信号的表达式比较得D1= D4= D5=0, D2= D6=1,D3=D, D0=D7=其逻辑图如图所示。 8、触发器电路如图2 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形 ，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。 图2 （a） 图2（b）解：Q1n+1=D1= D（CP上升沿触发）Q2n+1=J2Q2 n +K2 Q2n = Q1 nQ2 n + Q1 nQ2 n （CP下降沿触发）。波形见答图。9、触发器电路如图3(a) 所示，写出触发器输出Q 的表达式

22、并根据图 (b) 给定的波形 ，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。 （a） (b)图3 解： Q1n+1= Q1n （A下降沿触发，当Q2=1时，Q1=0）Q2n+1=D2=Q1 n （B上升沿触发）。波形下图。10、分析图示逻辑电路，要求：（1）写出各级触发器的驱动方程和状态方程；（2）画出状态转移图或状态转移表；（3）说明电路的计数模值和各位的权值。解：(1) J1=K1=1 (2)状态图Q3Q2Q1(3)计数模值为6 各位权值分别是： 4 2 1 Q3 Q2 Q111、试用四位二进制加法计数器74xx161芯片及门电路，分别用清零法和置数数构成十三进制加法计数器；

23、要求（1）两种方法分别画出状态转换图；（2） 确定清零与置数方式；（3）分别画出电路连线图。12、试用一片74161集成计数器和少量门电路，用置数法设计计数/分频电路，其中初始状态为0000，当控制端M=0时，计数器的模值为4，控制端M=1时，计数器的模值为8。画出状态转换图和连线图。解：用同步置数法设计（1）状态转换图 M=0时，模值为4，状态图如下： 置数条件：M=1时，模值为8，状态图如下： 置数条件：考虑到期置数端低电平有效，总的置数条件为：（2）连线图13、某学校有三个实验室，每个实验室各需2kW电力。这三个实验室由两台发电机组供电，一台是2kW，另一台是4kW。三个实验室有时可能不

24、同时工作，试设计一逻辑电路，使资源合理分配。解：（1）分析题意设输入变量为、表示三个实验室，工作为1，不工作为0；设输出变量为、，分别表示2kW，4kW的发电机，启动为1，不启动为0。（2）列真值表 分析过程可列出真值表如下表所示。 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 01 01 00 11 00 10 11 1（3）画卡诺图写出逻辑表达式 （4） 画逻辑电路图14、某工厂有三个车间，1车间需1kW电力，2车间需2kW电力，3车间需3kW电力。这三个车间由两台发电机组供电，一台是1kW，另一台是2kW，根据需要启动不同的发电机。为合理应用电力并

25、避免超负荷运转，请设计一个逻辑电路，能自动完成配电任务。解：设1、2、3车间分别为A、B、C，工作时为1，不工作时为0；设1kW的发电机组为X，2kW的发电机组为Y，启动为1，不启动为0；对于几个车间同时工作而超负荷的情况不允许，设为约束。（1）真值表ABCXY0000000111010010111001010111011111（2）卡诺图化简 X Y （4）逻辑图15、分析图示电路的逻辑功能。（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。解：（1）写出驱动方程 （2）写出状态方程（3）列出

26、状态真值表000001100001001011101010010100110100011111111110（4）画出状态转换图（5）具有自启动能力的同步五进制计数器。（6）各触发器输出波形16、试分析图示时序电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；解：（1）根据电路图可得到的方程为：驱动方程： 状态方程： 输出方程：; （2）将Q1Q0的各个代入上述的方程，可得到状态转换图如下所示：（3）由状态转换图可知，该电路为四进制减法计数器，B端的输出是借位输出；且此电路能自启动。14、试用与非门设计一个一位十进制数判别器，要求当

27、输入的8421BCD码表示的十进制数之值X5时，输出F=1，否则为0。17、设计一个二位二进制译码器，要求列出真值表，画出逻辑图。18、用8选1MUX实现逻辑函数 解：函数F为2变量，而MUX的地址端数为3个，其多余的地址端应接0或1。令A=A2，B=A1，A0=0，。（则A0=1对应的MUX输出为0，即数据端D1=D3=D5=D7=0。）又F可表示为：与MUX的输出表达式比较得：D1=D3=D5=D7=0，D2=D4=D6=1。按上述方法连接则可用用8选1MUX实现F19、写出如所示组合电路输出函数 L 的表达式，列出真值表，分析逻辑功能。 解：（1）表达式（2）真值表ABCL0000001101