《数字电子技术试题模板A.pdf》由会员分享，可在线阅读，更多相关《数字电子技术试题模板A.pdf（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1/6 命题方式：单独命题 XX 科学技术学院 20092010 学年第 2 学期 数字电子技术 课程期 末 考试试题 A 专业、班级：XX：学号：题 号 一 二 三 四 五 六 七 八 总成绩 得 分 一、填空：（每小题 2 分，10 小题共 20 分）1十进制数 83 对应的二进制数是_，8421BCD 码是_。2数字逻辑电路的输入输出状态采用电平 H（高电平）、L（低电平）表示，如果规定_ 称之为负逻辑体制。3 在逻辑运算中，3 种基本的逻辑运算是_。4 集成逻辑门电路在使用时，一般不会让多余的输入端。5 编码器的逻辑功能是_。6 逻辑电路中，三态输出门的“三态”是指_。7 锁存器和触发
2、器是构成各种时序电路的存储单元电路，其共同特点是都具有 0 和 1两种状态，其差别是_。8 根据使用功能的不同，半导体存储器可以分为两大类：_。9 单稳态触发器有一个稳态和一个暂稳态，根据这一特点，可应用于哪些方面（例举2 个）_。10 8 位 D/A 转换器工作在单极性电压输出状态，设基准电压为 5V，当 D/A 转换器的输入数字量为 10011010 时，输出的模拟电压值为_。二、选择题：（每小题 2 分，共 20 分）1 设 2 输入端“与非”门的输入为 X 和 Y，输出为 Z，要使 Z=1，X 和 Y 必须满足（）A均为 1 B 均为 0 C 至少一个为 0 2D 触发器在时钟脉冲作用
3、下的次态取决于（）A输入 D B 现态 C 现态和 D 3 设计一个同步 12 进制计数器，至少需要触发器（）A3 个 B4 个 C12 个 2/6 4下列说法不正确的是（）ATTL 即数字逻辑电路 BMOS 即金属-氧化物-半导体 CCMOS 即互补金属-氧化物-半导体。5 逻辑函数 F=AB 和逻辑函数GABAB满足关系（）A FG BFGCF=G 6 施密特触发器属于电平触发器，对于缓慢变化的信号仍然适用，当输入信号增加或减少时，施密特触发器电路有（）阈值电压。A相同 BVDD/2C不同 7 卡诺图化简包含无关最小项的逻辑函数时，应将无关最小项（）A当成“1”B当成“0”C根据需要当成“
4、1”或“0”8 二进制译码器是一种能将 n 个输入变量变成（）个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。An B2n C2n 9TTL 逻辑门电路输出高电平的典型值是（）A 5.0V B 3.6V C 2.0V 10下更说法不正确的是（）。A 同步时序逻辑电路包含存储单元 B 同步时序逻辑电路没有统一的时钟信号 C同步时序逻辑电路有统一的时钟信号 三、计算或简答（每小题 5 分，共 15 分）1.化简)(CACA 2.卡诺图化简F(A,B,C,D)=m(0,2,4,6,9,13)+d(1,3,5,7,11,15)3/6 3简述设计同步时序逻辑电路的一般步
5、骤 四、已知输入信号 A、B 和时钟信号 CP 的波形（时间图）如下图所示，画出逻辑图中触发器 Q 端的输出波形，设触发器初态为 0。（6 分）五、已知逻辑电路如下图所示,分析该电路的功能（10 分）B A 1 1&1 L1 L2 L3 4/6 六、请设计 1 位十进制数的数值 X 围指示组合逻辑电路。电路的输入 A，B，C，D 是 1 位十进制数 X 的 8421BCD 码（X=8A+4B+2C+D），输出 F 为数值 X 围指示。要求当 X5 时，输出 F=0，否则 F=1。（10 分）5/6 七、用 4 位二进制同步加法计数器 74161 和适当的门电路构成 12 进制加法计数器。要求：1设初始状态为 0000，画出状态变化图；（5 分）2在下面给定的图上画出连线图，标出各输入端的状态。（5 分）74161 功能表 清零 RD 预置 LD 使 能 EP ET 时钟 CP 预置数据输入 A B C D 输 出 QA QB QC QD L H H H H X L H H H X X X X L X X L H H X X X X X X X A B C D X X X X X X X X X X X X L L L L A B C D 保 持 保 持 计 数 RCO 为进位输出端 6/6 八、按步骤分析下图所示同步时序电路。（9 分）