数字电子技术试卷试题答案汇总-数字电子考试.pdf

《数字电子技术试卷试题答案汇总-数字电子考试.pdf》由会员分享，可在线阅读，更多相关《数字电子技术试卷试题答案汇总-数字电子考试.pdf（28页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、数字电子技术基础试卷试题答案汇总数字电子技术基础试卷试题答案汇总一、填空题（每空 1 分,共 20 分）1、逻辑代数中 3 种基本运算是（与运算、或运算、非运算）2、逻辑代数中三个基本运算规则(代入规则、反演规则、对偶规则）3、逻辑函数的化简有公式法，卡诺图两种方法。4、A+B+C=ABC。5、TTL 与非门的 uIUOFF时，与非门关闭，输出高电平，uIUON时，与非门导通,输出低电平。6、组合逻辑电路没有记忆功能.7、竞争冒险的判断方法代数方法，卡诺图法。8、触发器它 2 稳态，主从 RS 触发器的特性方程 Q=S+RQSR=0，主从 JK 触发器的特性方 Q=JQ+KQ,D 触发器的特性

2、方程 Q=D。二、选择题（每题 1 分，共 10 分）1、相同为“0”不同为“1”它的逻辑关系是（C）A、或逻辑B、与逻辑C、异或逻辑2、Y（A，B，C，）=m（0，1,2，3）逻辑函数的化简式（C）A、Y=AB+BC+ABCB、Y=A+BC、Y=（A)3、A、Y=B、Y 处于悬浮状态C、Y=4、下列图中的逻辑关系正确的是（A）A。Y=B.Y=C。Y=5、下列说法正确的是（A)A、主从 JK 触发器没有空翻现象B、JK 之间有约束C、主从 JK 触发器的特性方程是 CP 上升沿有效。6、下列说法正确的是（C）A、同步触发器没有空翻现象B、同步触发器能用于组成计数器、移位寄存器.C、同步触发器不

3、能用于组成计数器、移位寄存器.7、下列说法是正确的是（A）A、异步计数器的计数脉冲只加到部分触发器上B、异步计数器的计数脉冲同时加到所有触发器上C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是（A）A、施密特触发器的回差电压U=UT+UTB、施密特触发器的回差电压越大,电路的抗干扰能力越弱C、施密特触发器的回差电压越小，电路的抗干扰能力越强9、下列说法正确的是(C）A、多谐振荡器有两个稳态B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态10、下列说法正确的是(A）A、555 定时器在工作时清零端应接高电平B、555 定时器在工作时清零端应接低电平C、555 定时器没有清零

4、端三、判断题（每题 1 分，共 10 分）1、A+AB=A+B（错）2、当输入 9 个信号时，需要 3 位的二进制代码输出。（错）3、单稳态触发器它有一个稳态和一个暂稳态。(对）4、施密特触发器有两个稳态.（对）5、多谐振荡器有两个稳态。（错）6、D/A 转换器是将模拟量转换成数字量。（错）7、A/D 转换器是将数字量转换成模拟量。（错)8、主从 JK 触发器在 CP=1 期间,存在一次性变化.（对)9、主从 RS 触发器在 CP=1 期间,R、S 之间不存在约束。（错)10、所有的触发器都存在空翻现象。（错）四、化简逻辑函数（每题 5 分，共 10 分）1、2、Y(A,B，C，）=m(0，1

5、,2，3,4，6，8，9，10，11，14）五、画波形图(每题 5 分，共 10 分）1、2、六、设计题（每题 10 分，共 20 分）1、某车间有 A、B、C、D 四台发电机，今要求（1）A 必须开机（2）其他三台电动机中至少有两台开机，如不满足上述要求，则指示灯熄灭。试用与非门完成此电路。2、试用 CT74LS160 的异步清零功能构成 24 进制的计数器。七、数制转换（10 分)（156）10=(10011100)2=(234)8=（9C）16(111000。11)2=(58。75）10=(70。6）8八、分析题（10 分）由 555 定时器组成的多谐振荡器。已知 VDD=12V、C=0

6、.1F、R1=15K、R2=22K.试求:（1）多谐振荡器的振荡频率。（2）画出的 uc和 uo波形.一、填空题1、与运算、或运算、非运算。2、代入规则、反演规则、对偶规则。3、公式法、卡诺图法.4、=5、关闭、高电平、开通、低电平。6、记忆7、代数方法、卡诺图法。8、两个稳态、Qn+1=S+RQnRS=0(约束条件)（CP 下降沿)（CP 下降沿）Qn+1=D（CP 上升沿）二、选择题1、C2、C3、A4、A5、A6、C7、A8、A9、C10、A三、判断题1、2、3、4、5、6、7、8、9、10、四、化简逻辑函数1、2、五、画波形图1、2、六、设计题1、2、七、数制转换（156）10=（10

7、011100)2=（234）8=（9C）16（111000.11）2=(56。75)10=（70.6）8八、分析题T=0.7（R1+2R2）C=0。7（15+222）0.1=4.13 s数字电子技术试卷数字电子技术试卷姓名：_ 班级：_考号:_ 成绩:_本试卷共 6 页,满分 100 分;考试时间:90 分钟;考试方式:闭卷题题 号号一一得得 分分二二三三四（四（1 1）四四(2(2）四（四（3 3）四四(4(4）总总 分分一、填空题(每空 1 分，共 20 分）1。有一数码 10010011，作为自然二进制数时，它相当于十进制数（147 ),作为 8421BCD码时，它相当于十进制数（)。2

8、.三态门电路的输出有高电平、低电平和（高阻态）3 种状态。3TTL 与非门多余的输入端应接（高电平或悬空)。4TTL 集成 JK 触发器正常工作时，其和端应接（高）电平.5.已知某函数,该函数的反函数=()。6.如果对键盘上 108 个符号进行二进制编码,则至少要（7)位二进制数码。7。典型的 TTL 与非门电路使用的电路为电源电压为(5）V，其输出高电平为（3。6）V，输出低电平为（0.35）V,CMOS 电路的电源电压为（318)V。874LS138 是 3 线8 线译码器，译码为输出低电平有效，若输入为A2A1A0=110 时，输出应为（10111111）。9 将一个包含有 32768

9、个基本存储单元的存储电路设计16 位为一个字节的 ROM。该 ROM有（11）根地址线，有（16）根数据读出线.10.两片中规模集成电路10 进制计数器串联后,最大计数容量为（100）位。11。下图所示电路中，Y1（AB）;Y2（AB+AB）；Y3Y1AY2BY3（AB）。12.某计数器的输出波形如图1 所示,该计数器是（5 )进制计数器。13驱动共阳极七段数码管的译码器的输出电平为（低）有效.二、二、单项选择题(本大题共 15 小题,每小题 2 分,共 30 分）（在每小题列出的四个备选项中只有一个是最符合题目要求的,请将其代码填写在题后的括号内。错选、多选或未选均无分。）1。函数 F(A,

10、B,C）=AB+BC+AC 的最小项表达式为(A).AF（A,B,C）=m（0，2，4）B。（A,B,C)=m（3,5,6，7）CF（A,B,C）=m（0，2，3，4)D.F（A，B，C）=m(2，4,6，7）28 线3 线优先编码器的输入为 I0I7，当优先级别最高的 I7有效时，其输出的值是（C）。A111B.010C。000D。1013十六路数据选择器的地址输入（选择控制）端有（C）个。A16B。2C.4D。84.有一个左移移位寄存器，当预先置入 1011 后，其串行输入固定接 0，在 4 个移位脉冲 CP作用下，四位数据的移位过程是(A）。A.10110110-1100-1000-00

11、00B。1011-01010010-0001-0000C.1011-11001101-1110-1111D.1011-101010011000-01115已知 74LS138 译码器的输入三个使能端（E1=1，E2A=E2B=0）时,地址码 A2A1A0=011，则输出 Y7Y0是（C)。A.11111101B。10111111C。11110111D。111111116.一只四输入端或非门，使其输出为1 的输入变量取值组合有(A）种。A15B8C7D17。随机存取存储器具有(A )功能。A.读/写 B。无读/写 C。只读 D。只写8N 个触发器可以构成最大计数长度（进制数）为(D )的计数器。

12、A。N B。2N C.N D。29某计数器的状态转换图如下，其计数的容量为(B）A 八 B。五C.四 D.三2N11100000101011010001110110已知某触发的特性表如下（A、B 为触发器的输入)其输出信号的逻辑表达式为（C ).A0011B0101Qn+1Qn01Qn说明保持置 0置 1翻转A Qn+1A B。C.D。Qn+1 B11有一个4 位的 D/A 转换器，设它的满刻度输出电压为10V,当输入数字量为 1101时，输出电压为(A )。A 8.125V B.4V C.6。25V D。9。375V12函数 F=AB+BC，使 F=1 的输入 ABC 组合为(D)AABC=

13、000BABC=010CABC=101DABC=11013已知某电路的真值表如下，该电路的逻辑表达式为（C）。A B。CDA A0000B B0011C C0101Y Y0101A A1111B B0011C C0101Y Y011114四个触发器组成的环行计数器最多有(D )个有效状态。A.4 B。6 C。8 D。16三、判断说明题（本大题共三、判断说明题（本大题共 2 2 小题，每小题小题，每小题 5 5 分，共分，共 1010 分）分）（判断下列各题正误,正确的在题后括号内打“，错误的打“”。）1、逻辑变量的取值，比大。（）2、D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小

14、（）。3八路数据分配器的地址输入(选择控制）端有 8 个。（)4、因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0 成立。（）5、利 用 反 馈 归 零 法 获 得 N 进 制 计 数 器 时,若 为 异 步 置 零 方 式，则 状 态 SN只 是 短 暂 的 过 渡 状 态,不 能 稳 定 而 是 立 刻 变 为 0 状 态。(）6在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号.(）7.约束项就是逻辑函数中不允许出现的变量取值组合,用卡诺图化简时,可将约束项当作 1，也可当作 0。（)8 时序电路不含有记忆功能的器件。（）9 计数器除了能对输入脉冲进行计数，还能作为

15、分频器用。（）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码.(）四、综合题（共综合题（共 3030 分）分）1 1对下列 Z 函数要求:（1)列出真值表;（2）用卡诺图化简；(3）画出化简后的逻辑图。（8分)Z=BC=02 2试用 3 线8 线译码器 74LS138 和门电路实现下列函数。（8 分）Z（A、B、C)=AB+CY0A2Y1A13 374LS161 是同步 4 位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制Y2A0计数器，并画出其状态图.（8 分）74LS13874LS138Y374LS16174LS161ST逻辑功能表逻辑功能表Y4AY5STB4触

16、发器电路如下图所示,试根据 CP 及Y6CTPST CTCPQ3Q2Q1Q0C TY7输入波形画出输出端 Q1、Q2的波形。设各触发器的初始状态均为“0”(6 分）.0 01 10 00 0 0 0D3D2 D1D0CP1 11 10 0Q3Q2Q1Q0一、填空题（每空 1 分,共 20 分）A1 11 10 0Q3Q2Q1Q0，1。147 93 2.1 11 11 11 1加法计数高阻Q13 高电平或悬空 4高5。=Q26.7 7 7Q3Q2Q1。5Q0，3。6，0.35，318&CO74LS16174LS161CP，16CP8 10111111 9 11数字电子技术数字电子技术 A A 卷

17、标准答案卷标准答案CRLDCTPCTTD3D2。D10A B；Y2A B+A B；Y3A B110.100 11YD13.5 14低“1”“1”“1”二、选择题(共 30 分,每题 2 分)123456ACCACA三、判断题（每题 2 分，共 20 分）1 12 23 34 47A5 58D90B6 611C7 712A13D8 81C9 9145D1B1010四、综合题（共 30 分,每题 10 分）1 1解：解：（）真值表（2 分）（2）卡诺图化简（2分)A B C A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 Z Z 0 1 1 1 1

18、0111ABC00011111010 1 1 1(3）表达式（2 分，（4)逻辑图（2 分）Z=AB+C=1A BC=0B1Z2 2 解:Z（A、B、C)=AB+C=AB（C+）+C（B+)C=ABC+AB+BC+CY0AA2=m1+m3+m6+m7Y1A1B=（4 分)Y2A0C&74LS13874LS138Y3（Y4STA“1”4 分）Y5STBY6STCY73 3解：解：1当74LS161 从 0000 开始顺序计数到 1010 时,与非门输出“0，清零信号到来，异步清零。（2 分）Q3Q2Q1Q0&2该电路构成同步十进制加法计数器。（2 分)COCP74LS16174LS161CP3状

19、态图(4 分）231000000114010000100001CRLDCTPCTTD3D2D1D04Q1、Q2的波形各 3 分。CPA51010数字电子技术试卷数字电子技术试卷“1”“1”“1”10姓名:_ 班级:_考号：_ 成绩：_010101110110100090 分钟;1001Q1分；考试时间：本试卷共 6 页,满分 100考试方式：闭卷6987题题 号号一一二二三三四四(1(1）四（四（2 2）四（四（3 3）四（四（4 4）总总 分分Q2得得 分分Z一、填空题（每空 1 分，共 20 分）1。有一数码 10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD码

20、时，它相当于十进制数（）。2。三态门电路的输出有高电平、低电平和（）3 种状态。3TTL 与非门多余的输入端应接(）。4TTL 集成 JK 触发器正常工作时，其和端应接（）电平.5.已知某函数，该函数的反函数=（）。6.如果对键盘上 108 个符号进行二进制编码，则至少要（）位二进制数码。7。典型的 TTL 与非门电路使用的电路为电源电压为(）V，其输出高电平为（）V，输出低电平为（）V，CMOS 电路的电源电压为（)V。8 74LS138 是 3 线8 线译码器，译码为输出低电平有效,若输入为 A2A1A0=110时，输出 应为（）.9 将一个包含有 32768 个基本存储单元的存储电路设计

21、16 位为一个字节的 ROM。该 ROM有(）根地址线，有（）根数据读出线.10.两片中规模集成电路10 进制计数器串联后，最大计数容量为(）位.11.下图所示电路中，Y1（）；Y2（）；Y3（）。12.某计数器的输出波形如图1 所示，该计数器是（Y1）进制计数器.AYB13驱动共阳极七段数码管的译码器的输出电平为（2）有效。Y330 分）二、二、单项选择题（本大题共 15 小题，每小题 2 分，共(在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）1。函数 F(A，B，C）=AB+BC+AC 的最小项表达式为()。AF（A,B，C）

22、=m（0，2，4)B.(A,B，C)=m（3，5，6,7）CF(A，B，C）=m(0,2，3，4）D.F（A,B，C)=m（2，4，6，7）28 线3 线优先编码器的输入为 I0I7,当优先级别最高的 I7有效时，其输出的值是（）。A111B。010C。000D。1013十六路数据选择器的地址输入（选择控制)端有（）个。A16B。2C。4D。84。有一个左移移位寄存器，当预先置入 1011 后，其串行输入固定接 0，在 4 个移位脉冲CP 作用下，四位数据的移位过程是（）。A。1011-0110-1100-10000000B。1011-01010010-0001-0000C.10111100-

23、1101-1110-1111D.1011-1010-1001-100001115已知 74LS138 译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码 A2A1A0=011,则输出 Y7Y0是（).A。11111101B.10111111C。11110111D。111111116.一只四输入端或非门,使其输出为 1 的输入变量取值组合有(）种。A15B8C7D17.随机存取存储器具有(）功能。A。读/写 B。无读/写 C。只读 D.只写8N 个触发器可以构成最大计数长度（进制数)为(）的计数器。A.N B。2N C.N D。29某计数器的状态转换图如下，其计数的容量为(）A 八

24、 B.五C.四 D.三2N11100000101011010001110110 已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为(）.A0011B0101Qn+1Qn01Qn说明保持置 0置 1翻转A Qn+1A B.C.D.Qn+1 B11有一个4 位的 D/A 转换器,设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（）。A 8.125V B.4V C.6。25V D。9。375V12函数 F=AB+BC,使 F=1 的输入 ABC 组合为(）AABC=000BABC=010CABC=101DABC=11013已知某电路的真值表如下，该电路的逻辑表达

25、式为()。A B.CDA A0000B B0011C C0101Y Y0101A A1111B B0011C C0101Y Y011114四个触发器组成的环行计数器最多有（)个有效状态。A。4 B。6 C。8 D。16三、判断说明题三、判断说明题(本大题共本大题共 2 2 小题小题,每小题每小题 5 5 分，共分，共 1010 分）分）（判断下列各题正误,正确的在题后括号内打“，错误的打“”.）1、逻辑变量的取值，比大.（)2、D/A 转换器的位数越多,能够分辨的最小输出电压变化量就越小（）。3八路数据分配器的地址输入（选择控制）端有8 个。（）4、因为逻辑表达式 A+B+AB=A+B 成立，

26、所以 AB=0 成立.（）5、利 用 反 馈 归 零 法 获 得 N 进 制 计 数 器 时，若 为 异 步 置 零 方 式,则 状 态 SN只 是 短 暂 的 过 渡 状 态，不 能 稳 定 而 是 立 刻 变 为 0 状 态.()6在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。（）7。约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1,也可当作 0。（）8 时序电路不含有记忆功能的器件.()9 计数器除了能对输入脉冲进行计数，还能作为分频器用。（）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。（）四、综合题（共综合题（共 30

27、30 分）分）1 1对下列 Z 函数要求：（1）列出真值表;（2）用卡诺图化简；(3）画出化简后的逻辑图。(8 分）Z=BC=0（）真值表（2 分）(2）卡诺图化简（2 分）(3）表达式（2 分）逻辑图（2 分)2 2试用 3 线8 线译码器 74LS138 和门电路实现下列函数。（8 分）Z（A、B、C）=AB+CY0A2Y1A13 374LS161 是同步 4 位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制Y2A0计数器，并画出其状态图.（8 分）74LS13874LS138Y374LS16174LS161Y4ST逻辑功能表逻辑功能表AY5STB4触发器电路如下图所示，试根据

28、CP 及Y6CTPST CTCPQ3Q2Q1Q0C TY7输入波形画出输出端 Q1、Q2的波形.设各触发器的初始状态均为“0”（6 分）。0 01 11 11 11 10 01 11 11 10 01 10 01 10 0 0 0D3D2 D1D0Q3Q2Q1Q0Q3Q2Q1Q0加法计数CP一、填空题A(每空 1 分，共 20 分）数字电子技术数字电子技术 A A 卷标准答案卷标准答案1.2。高阻Q13 高电平或悬空 4高Q2Q3Q2Q1Q0&COCP74LS16174LS161CPCRLDCTPCTTD3D2D1D0147,935。=6。7 7 7。5，3.6，0。35，3-188 1011

29、1111 9 11，1610。100 11.Y1A B；Y2A B+A B；Y3A B13。5 14低二、选择题（共 30 分，每题 2 分）三、判断题(每题 2 分,共 20 分）0 0四、综合题（共 30 分，每题 10 分）1 1解：解：（）真值表(2 分)（2）卡诺图化简（2 分）A B C A B C Z ZBC00011110 0 0 0 0A 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0111011 1 1 1(3)表达式(2 分，（4）逻辑图（2 分）Z=AB+C=1A BC=0B1Z2 2 解：Z（A、B、C）=AB+C=AB(C

30、+）+C(B+）C=ABC+AB+BC+CY0AA2=m1+m3+m6+m7Y1A1B=（4 分）Y2A0C&74LS13874LS138Y3（Y4STA“1”4 分)Y5STBY6STCY73 3解：解：1当 74LS161 从 0000 开始顺序计数到 1010 时，与非门输出“0”，清零信号到来，异步清零。（2 分）Q3Q2Q1Q0CO74LS16174LS161CPCPZ&CRLDCTPCTTD3D2D1D02该电路构成同步十进制加法计数器。（2 分）3状态图（4 分）210000001000014Q1、Q2的波形各 3 分。CPA1010一、填空题一、填空题:（每空（每空 3 3 分

31、，共分，共 1515 分分)30011401005101逻辑函数有四种表示方法,它们分别是(真值表、）、（逻辑图式）、(、逻辑表0101011101101000Q110016987达)和（卡诺图）.Q22将 2004 个“1”异或起来得到的结果是（0）.3由 555 定时器构成的三种电路中,（施密特触发器）和（单稳态触发器)是脉冲的整形电路。4TTL 器件输入脚悬空相当于输入（高）电平。5基本逻辑运算有:（与）、（或）和（非）运算.6采用四位比较器对两个四位数比较时,先比较（最高位）位。7触发器按动作特点可分为基本型、(同步型）、(主从型）和边沿型；8如果要把一宽脉冲变换为窄脉冲应采用（积分型

32、单稳态)触发器9目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL）电路和（CMOS)电路.10施密特触发器有（2）个稳定状态。，多谐振荡器有(0）个稳定状态。11数字系统按组成方式可分为功能扩展电路、功能综合电路 两种;12两二进制数相加时，不考虑低位的进位信号是（半）加器.13不仅考虑两个_本位_相加，而且还考虑来自_低位进位_相加的运算电路,称为全加器。14时序逻辑电路的输出不仅和_输入_有关,而且还与_电路初始状态_有关。15计数器按 CP 脉冲的输入方式可分为_同步计数器_和_异步计数器_。16触发器根据逻辑功能的不同,可分为_SR_、_D_、_T_、_JK_、_T

33、_等.17根据不同需要，在集成计数器芯片的基础上，通过采用 _反馈归零法，预置数法,进位输出置最小数法等方法可以实现任意进制的计数器.184.一个 JK 触发器有 2 个稳态，它可存储 0 位二进制数。19若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡电路。20 把 JK 触发器改成 T 触发器的方法是 J=K=T。21N 个触发器组成的计数器最多可以组成2 的 N 次方进制的计数器。22基本 RS 触发器的约束条件是 SR=0。23对于 JK 触发器,若,则可完成T触发器的逻辑功能；若，则可完成D触发器的逻辑功能。二数制转换（二数制转换（5 5 分）分）：1、（）（3。2)(3

34、.125）2、（)（10001111。11111111）（）3、（）（11001.1011）(19。B）4、（）原码（)反码=()补码5、（）原码（1010101）反码=(1010110）补码三函数化简题：三函数化简题：(5(5 分）分）1、化简等式，给定约束条件为:2用卡诺图化简函数为最简单的与或式（画图）。四画图题四画图题:(5:(5 分）分）1试画出下列触发器的输出波形(设触发器的初态为 0）.(12 分)1。2。3.2已知输入信号 X，Y，Z 的波形如图 3 所示，试画出的波形.图 3波形图五分析题（五分析题（3030 分）分）1、分析如图所示组合逻辑电路的功能。2试分析如图 3 所示

35、的组合逻辑电路。（15 分)1）。写出输出逻辑表达式;2）.化为最简与或式;3)。列出真值表;4）。说明逻辑功能。3。七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。()图 4474161 组成的电路如题 37 图所示,分析电路，并回答以下问题（1）画出电路的状态转换图（Q3Q2Q1Q0）；（2）说出电路的功能。（74161 的功能见表）题 37 图六设计题：（六设计题：（3030 分）分）1要求用与非门设计一个三人表决用的组合逻辑电路图,只要有 2 票或 3 票同意，表决就通过（要求有真值表等)。2。试用 JK 触发器和门电路设计一个十三进制的计

36、数器，并检查设计的电路能否自启动。（14 分)七（七（1010 分）分）试说明如图 5 所示的用 555 定时器构成的电路功能，求出 U T+、U T 和 U T，并画出其输出波形。（10 分）图图 5 5答案答案：一填空题一填空题1 真值表、逻辑图、逻辑表达式、卡诺图；20；3施密特触发器、单稳态触发器4高5与、或、非6最高7同步型、主从型;8积分型单稳态9TTL、CMOS；10两、0;11功能扩展电路、功能综合电路；12半13本位(低位），低位进位14该时刻输入变量的取值,该时刻电路所处的状态15同步计数器，异步计数器16RS 触发器，T 触发器，JK 触发器，T触发器，D 触发器17反馈

37、归零法，预置数法，进位输出置最小数法18两，一19多谐振荡器20J=K=T212n22RS=0二数制转换（）数制转换（）：1、（）（）（）2、（）（）(）3、（）（）()4、(）原码（）反码=(）补码5、（)原码（）反码=（)补码三化简题：三化简题：1、利用摩根定律证明公式ABBA反演律（摩根定律）：BABA2、画出卡诺图：化简得四画图题：四画图题：2五分析题五分析题 2020 分分)11、写出表达式2、画出真值表3、当输入 A、B、C 中有 2 个或 3 个为 1 时，输出Y 为 1，否则输出Y 为 0。所以这个电路实际上是一种 3 人表决用的组合电路：只要有2 票或 3 票同意，表决就通过

38、。2（1）逻辑表达式(2)最简与或式：(3）真值表A B CY1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111（4)逻辑功能为：全加器.3 3。）据逻辑图写出电路的驱动方程：）求出状态方程：）写出输出方程:C）列出状态转换表或状态转换图或时序图：5)从以上看出，每经过 16 个时钟信号以后电路的状态循环变化一次；同时，每经过16 个时钟脉冲作用后输出端 C 输出一个脉冲，所以，这是一个十六进制记数器，C 端的输出就是进位。CPQ3Q2Q1Q0等效十进制数C00000001000110200102015111115016000

39、000解：（1）状态转换表：Q Qn n3 30 00 00 00 00 00 00 00 01 11 1Q Qn n2 20 00 00 00 01 11 11 11 10 00 0Q Qn n1 10 00 01 11 10 00 01 11 10 00 0Q Qn n0 00 01 10 01 10 01 10 01 10 01 1Q Qn+1n+13 3Q Qn+1n+12 2Q Qn+1n+11 1Q Qn+1n+10 00 00 00 00 00 00 00 01 11 11 10 00 00 01 11 11 11 10 00 00 00 01 11 10 00 01 11 10

40、 00 01 11 10 01 10 01 10 01 10 01 10 01 10 01 10 0状态转换图:1 11 10 01 11 10 00 00 01 10 01 10 0Q3Q2Q1Q0000010111010100110000111011001010001001000110100（2）功能：11 进制计数器。从 0000 开始计数，当 Q3Q2Q1Q0为 1011 时，通过与非门异步清零，完成一个计数周期。六设计题：六设计题：1。1、画出真值表2 写出表达式3 画出逻辑图2.解：根据题意，得状态转换图如下:所以：能自启动。因为：七，,波形如图 5 所示图 5一、填空题：一、填空

41、题：（每空（每空 3 3 分，共分，共 1515 分分)1逻辑函数有四种表示方法，它们分别是（真值表、）、（逻辑图式）、（、逻辑表达）和(、卡诺图)。2将 2004 个“1”异或起来得到的结果是（)。3由 555 定时器构成的三种电路中，（)和（）是脉冲的整形电路.4TTL 器件输入脚悬空相当于输入（)电平.5基本逻辑运算有：（）、（）和(）运算。6采用四位比较器对两个四位数比较时,先比较（）位。7触发器按动作特点可分为基本型、()、（）和边沿型;8如果要把一宽脉冲变换为窄脉冲应采用（）触发器9目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（)电路.10施密特触发器有(

42、）个稳定状态.，多谐振荡器有（)个稳定状态。11数字系统按组成方式可分为、两种;12两二进制数相加时，不考虑低位的进位信号是（）加器。13 不仅考虑两个_相加,而且还考虑来自_相加的运算电路,称为全加器。14时序逻辑电路的输出不仅和_有关，而且还与_有关.15计数器按 CP 脉冲的输入方式可分为_和_。16触发器根据逻辑功能的不同,可分为 _、_、_、_、_等.17根据不同需要，在集成计数器芯片的基础上,通过采用_、_、_等方法可以实现任意进制的技术器。184.一个 JK 触发器有个稳态,它可存储 位二进制数。19若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。20把 JK 触发器改

43、成 T 触发器的方法是。21N 个触发器组成的计数器最多可以组成进制的计数器。22基本 RS 触发器的约束条件是。23 对于 JK 触发器，若，则可完成T触发器的逻辑功能;若，则可完成D触发器的逻辑功能。二数制转换二数制转换(5(5 分分)：1、（)（）（）2、(）（）()3、（）（）（)4、（）原码()反码=（）补码5、（）原码（）反码=（)补码三函数化简题三函数化简题:(5:(5 分）分）1、化简等式，给定约束条件为：2用卡诺图化简函数为最简单的与或式（画图）。四画图题四画图题:（5 5 分）分）1试画出下列触发器的输出波形（设触发器的初态为0)。（12 分)1.2.3.2已知输入信号 X

44、，Y,Z 的波形如图 3 所示，试画出的波形。图 3波形图五分析题（五分析题（3030 分）分）1、分析如图所示组合逻辑电路的功能。2试分析如图 3 所示的组合逻辑电路。（15 分)1）.写出输出逻辑表达式；2）。化为最简与或式；3）。列出真值表；4）。说明逻辑功能。3.七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图.（）图 4474161组成的电路如题37图所示,分析电路，并回答以下问题（1）画出电路的状态转换图（Q3Q2Q1Q0)；（2）说出电路的功能.（74161的功能见表）题 37 图六设计题六设计题:（3030 分）分）1要求用与非门设计

45、一个三人表决用的组合逻辑电路图，只要有2 票或 3 票同意，表决就通过（要求有真值表等)。2。试用 JK 触发器和门电路设计一个十三进制的计数器,并检查设计的电路能否自启动。(14 分)七（七（1010 分）分）试说明如图 5 所示的用 555 定时器构成的电路功能，求出 U T+、U T-和 U T,并画出其输出波形。（10 分）图图 5 5答案答案：一填空题一填空题1真值表、逻辑图、逻辑表达式、卡诺图；20；3施密特触发器、单稳态触发器4高5与、或、非6最高7同步型、主从型；8积分型单稳态9TTL、CMOS；10两、0；11功能扩展电路、功能综合电路；12半13本位（低位)，低位进位14该

46、时刻输入变量的取值,该时刻电路所处的状态15同步计数器,异步计数器16RS触发器，T触发器,JK触发器，T触发器，D触发器17反馈归零法，预置数法，进位输出置最小数法18两，一19多谐振荡器20J=K=T212n22RS=0二数制转换（）数制转换（）：1、（）（）（）2、（）(）（）3、（）（）（）4、（)原码（）反码=()补码5、（)原码（）反码=（)补码三化简题：三化简题：1、利用摩根定律证明公式ABBA反演律（摩根定律）：BABA2、画出卡诺图：化简得四画图题：四画图题：2五分析题五分析题 2020 分分)11、写出表达式2、画出真值表3、当输入 A、B、C 中有 2 个或 3 个为 1

47、 时，输出Y 为 1，否则输出Y 为 0。所以这个电路实际上是一种 3 人表决用的组合电路:只要有 2 票或 3 票同意，表决就通过。2（1)逻辑表达式（2）最简与或式：(3）真值表A B CY1Y20 0 00 0 10 1 00 1 11 0 01 1 001101000010111 0 101 1 111（4）逻辑功能为:全加器。3.3.）据逻辑图写出电路的驱动方程:）求出状态方程:）写出输出方程：C）列出状态转换表或状态转换图或时序图:5）从以上看出，每经过 16 个时钟信号以后电路的状态循环变化一次；同时，每经过16 个时钟脉冲作用后输出端C 输出一个脉冲，所以,这是一个十六进制记数

48、器，C 端的输出就是进位.CPQ3Q2Q1Q0等效十进制数C00000001000110200102015111115016000000解：（1）状态转换表：Qn30 00 00 00 00 00 00 00 01 11 11 11 1状态转换图：Qn20 00 00 00 01 11 11 11 10 00 00 00 0Qn10 00 01 11 10 00 01 11 10 00 01 11 1Qn00 01 10 01 10 01 10 01 10 01 10 01 1Qn+13Qn+12Qn+11Qn+100 00 00 00 00 00 00 01 11 11 11 10 00 0

49、0 00 01 11 11 11 10 00 00 00 00 00 01 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 10 01 10 01 10 0Q3Q2Q1Q0000010111010100110000111011001010001001000110100（2）功能：11 进制计数器。从 0000 开始计数，当 Q3Q2Q1Q0为 1011 时，通过与非门异步清零，完成一个计数周期.六设计题：六设计题：1。1、画出真值表2 写出表达式3 画出逻辑图2。解：根据题意,得状态转换图如下：所以：能自启动。因为：七,，波形如图 5 所示

50、图 5数字电子技术基础 1一1（1分）试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。设各触发器初态为“0”.二（15 分）已知由八选一数据选择器组成的逻辑电路如下所示。试按步骤分析该电路在M1、M2取不同值时（M1、M2 取值情况如下表所示）输出F 的逻辑表达式。八选一数据选择器输出端逻辑表达式为：Y=miDi,其中 mi是 S2S1S0最小项。三（8 分）试按步骤设计一个组合逻辑电路，实现语句“AB”，A、B 均为两位二进制数,即 A（A1、A0）,B（B1、B0).要求用三个 3 输入端与门和一个或门实现.四（12 分)试按步骤用 74LS138 和