《2022年数字电子技术试题模板B .pdf》由会员分享，可在线阅读，更多相关《2022年数字电子技术试题模板B .pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、命题方式：单独命题佛山科学技术学院2008 2009 学年第 2 学期数字电子技术课程期末 考试试题 B 专业、班级：姓名：学号：题 号一二三四五六七八总成绩得 分一、 填空： （每小题2 分， 10 小题共 20 分）十进制数37 对应的二进制数是_100101_，8421BCD 码是 _00110111。1构成时序逻辑电路的基本单元是触发器，一个触发器能存储_1_位二进制码。2在任何时刻 ,输出状态只决定于同一时刻各输入状态的组合，而与_电路原来状态无关的逻辑电路称为组合逻辑电路。3二-十进制编码器的逻辑功能是将十进制的10 个数字09 分别编成 _四位二进制数。4TTL 三态输出门的“三
2、态”是指高电平低电平高阻态 。5与非门构成的基本R-S 触发器的逻辑方程为_Qn+1 =S+RQn_SR=0。6根据使用功能的不同，半导体存储器可分_ROM RAM _。7单稳态触发器有一个稳态和一个_暂稳态 _。88 位 D/A转换器工作在单极性输出状态，基准电压为2.56V ，当输入数字量为10010111 时，对应输出的模拟电压为_ +VREF（151/256）_。二、 选择题：（每小题2 分，共 20 分）1 设 2 输入端“异或”门的输入为X 和 Y， 输出为 Z， 要使 Z=1， X 和 Y 必须满足（C）A均为 1 B均为 0 CX 和 Y 不同2 D 触发器在时钟作用下的次态取
3、决于（ A ）A输入 D B现态C 现态和 D 3 设计一个同步9 进制计数器，至少需要触发器（A ）A4 个B3 个C6 个精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 4 页4下列说法不正确的是（A）ATTL 即数字逻辑电路BMOS 即金属 -氧化物 -半导体场效应管CCMOS 即互补金属 -氧化物 -半导体场效应管。5 逻辑函数F=AB 和逻辑函数GABAB满足关系（ A）AFGBFGCF=G 6 施密特触发器属于电平触发器，对于缓慢变化的信号仍然适用，当输入信号增加或减少时，电路有（C ）阈值电压。A相同B VDD/2 C 不
4、同7 卡诺图化简包含无关最小项的逻辑函数时，应将无关最小项（C ）处理。A当成“ 1”B 当成“ 0”C 根据需要当成“1”或“ 0”8 二进制译码器是一种能将n 个输入变量变成（A ）个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。A2nB2n Cn 9TTL 逻辑门输出低电平的典型值是（B ）A 2.0 V B0. 3V C1. 4V10可编程逻辑器件（PLD） ，包括 PAL 、GAL 、CPLD 以及 FPAG 等， （ A ） 。A74LS00 不是 PLD B74LS00 是 PLD C74LS00 不是半导体器件三、 计算或简答（每小题5 分，共
5、 15 分）1.化简()()()ABABCABC2.卡诺图化简F(A,B,C,D)= m(3,5,6,7,11,13,14,15) 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 4 页3比较组合逻辑电路与时序逻辑电路的特点1、组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。2、时序逻辑电路的输出不仅与当前的输入有关还与电路以前的状态有关。也就是说时序逻辑电路有记忆功能的元件，如各种触发器等。四、 已知输入信号A、B 和时钟信号CP 的波形（时间图）如下图所示，画出逻辑图中触发器 Q 端的输出波形，设触发器初态为0。 （6 分）五、 分析下图给定的逻辑电路并给出功能评述。（10 分）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 4 页六、请用译码器74LS138（相关资料如下）和适当的门电路实现函数（10 分）CBACBACBACBAF七、按步骤分析下图所示同步时序电路。（9 分）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 4 页