《随机存储器RAM和顺序存储器.pptx》由会员分享，可在线阅读，更多相关《随机存储器RAM和顺序存储器.pptx（50页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1第八章第八章 半导体存储器半导体存储器8.1 概述概述8.2 只读存储器只读存储器8.3 随机存储器随机存储器8.4 顺序存储器顺序存储器8.5 本章小结本章小结第1页/共50页28.1 概述概述 以二进制形式保存系统工作所需的程序和数据（通称为信息）。1半导体存储器的分类半导体存储器的分类根据制造工艺的不同，分为双极型和MOS型；根据读/写功能的不同，分为只读存储器（ROM）、随机存储器（RAM）和顺序存储器（SAM）；根据数据输入/输出方式的不同，分为串行存储器和并行存储器。第2页/共50页3 2半导体存储器的主要技术指标半导体存储器的主要技术指标存储容量：常用MB（兆字节）、GB（千兆
2、字节）、TB（兆兆字节）等表示；读/写速度：几十ns几百ns不等；可靠性：用MTTF来衡量；功耗第3页/共50页48.2 只读存储器只读存储器8.2.1 只读存储器的基本结构和工作原理只读存储器的基本结构和工作原理8.2.2掩模只读存储器掩模只读存储器8.2.3可编程只读存储器可编程只读存储器8.2.4可擦除的可编程只读存储器可擦除的可编程只读存储器8.2.5用只读存储器实现组合逻辑函数用只读存储器实现组合逻辑函数 第4页/共50页58.2.1 只读存储器的基本结构和工作原只读存储器的基本结构和工作原理理图图8.2.1 ROM总体结构框图总体结构框图存储矩阵：保存二进制信息，按矩阵形式排列；地
3、址译码器：用于选定存储单元；输出缓冲器：对存储矩阵的数据缓冲输出。第5页/共50页6图图8.2.2 2564位存储矩阵位存储矩阵每4列存储单元连接到一个共同的列地址译码线上。字：每次同时进行读/写操作的存储单元数，称为字。字长：一个字中所含的二进制数据的位数，称为字长。地址：每个字赋予的编号，称为地址。第6页/共50页7 8.2.2掩模只读存储器掩模只读存储器地地 址址地址译码输出地址译码输出数数 据据数数 据据A1 A0W3 W2 W1 W0D3 D2 D1 D0D3 D2 D1 D00 00 11 01 10 0 0 10 0 1 00 1 0 01 0 0 00 1 1 00 1 0 1
4、1 0 0 10 0 1 01 0 0 11 0 1 00 1 1 01 1 0 1 存储矩阵为44位，采用单地址译码方式，输出缓冲器由四个三态反相器构成。无论W0W3中哪根线上出现高电平信号，存储矩阵中与高电平字线相连的MOS管导通，位线出现低电平，其它情况位线均位高电平。第7页/共50页8（a）（b）图图8.2.4 2564位位ROM的逻辑结构框图和逻辑符号图的逻辑结构框图和逻辑符号图(a)逻辑结构框图逻辑结构框图(b)逻辑符号图逻辑符号图地址线8条，采用双译码方式，存储容量为28256字；数据线4条，即字长为4；控制线为 ，当它为低电平时，ROM的输出缓冲端打开，数据输出。第8页/共50
5、页9 8.2.3可编程只读存储器可编程只读存储器图图8.2.5 PROM的基本存储单元的基本存储单元PROM是一种使用者可进行一次编程的ROM。PROM由存储单元中的熔丝是否熔断决定该存储单元所存信息是0还是1，熔丝未断，表示存储信息1，熔丝烧断表示存储信息0。存储单元中的熔丝一旦被烧断就不能恢复，因此PROM只能写入一次。熔丝的通断状态与是否通电无关，因为正常工作电压远低于编程电压。第9页/共50页10 8.2.4可擦除的可编程只读存储器可擦除的可编程只读存储器 根据擦除手段和条件的不同，EPROM又可分为 UVEPROM、E2PROM和 Flash三 种，其 中UVEPROM常简称为EPR
6、OM。EPROM的总体结构与PROM的总体结构基本相同，只是采用了不同工作原理的MOS管作为存储单元，EPROM采 用 了 浮 栅 雪 崩 注 入 MOS管（FAMOS管）和叠栅注入MOS管（SIMOS管）、E2PROM采用了浮栅隧道氧化层MOS管（Flotox管）、Flash采用了闪烁叠栅MOS管，它们的最大区别就在于漏源极之间导电沟道的形成条件不同。第10页/共50页11图图8.2.6 FAMOS管结构图和符号管结构图和符号 图图8.2.7 SIMOS管结构图和符号管结构图和符号FAMOS管是一个栅极“浮置”于SiO2层内的P沟道增强型MOS管。SIMOS管是一个N沟道增强型MOS管，有两
7、个重叠的栅极控制栅Ge和浮置栅Gf。第11页/共50页12 图图8.2.9 Flotox管结构图和符号管结构图和符号图图8.2.12 闪烁存储器中叠栅闪烁存储器中叠栅MOS管的结构图和符号管的结构图和符号Flotox管与SIMOS管相似，也是N沟道增强型MOS管，具有隧道效应。闪烁存储器由闪烁叠栅MOS管构成，结构与SIMOS管相似，区别在于浮置栅与衬底间氧化层的厚度不同，EPROM中的氧化层厚度一般为3040nm，而在闪烁存储器中仅为1015nm。功耗低、擦写便捷。第12页/共50页13图图8.2.8 Intel 2716的逻辑符号图的逻辑符号图 实际应用中，典型的EPROM芯片有Intel
8、存储器的27系列，如2708、2716、2764等。其中2716芯片是2K8位的EPROM芯片，它的电路结构与ROM相似，只是存储单元采用的MOS管不同。其中，地址信号为A10A0，选片信号为 ，I/O7I/O0为数据输入/输出端，PD/PGM为待机/编程信号，是双功能控制信号，读操作时，若PD/PGM1，芯片处于待机方式；当 时，芯片处于编程方式，在PD/PGM端加上52ms的正脉冲，就可以将数据线上的信息写入指定的地址单元。第13页/共50页14 图图8.2.11 Intel 2816的逻辑符号图的逻辑符号图 实际应用中，典型的E2PROM芯片有Intel存储器的28系列，如2816、28
9、16A、2817、2764等。其中2816芯片是2K8位的E2PROM芯片，其逻辑符号如图8.2.11所示。其中，地址信号为A10A0，选片信号为 ，I/O7I/O0为数据输入/输出端，为写允许信号，为输出允许信号。第14页/共50页15 8.2.5用只读存储器实现组合逻辑函数用只读存储器实现组合逻辑函数地地 址址地址译码输出地址译码输出数数 据据数数 据据A1 A0W3 W2 W1 W0D3 D2 D1 D0D3 D2 D1 D00 00 11 01 10 0 0 10 0 1 00 1 0 01 0 0 00 1 1 00 1 0 11 0 0 10 0 1 01 0 0 11 0 1 0
10、0 1 1 01 1 0 1 表8.2.1就是一张2输入4输出逻辑函数的真值表，数据输出中字的每一位都是各地址最小项值的或，该存储器的存储容量为4416。对于具有n个输入变量和m个输出变量的组合逻辑函数，实现该组合逻辑函数所需要的最小存储器的容量为2nm位。第15页/共50页16 例例8.2.1 试用试用ROM来同时实现下列函数：来同时实现下列函数：（1）（2）（3）（4）解解：（1）写出各函数的标准与或表达式，按A、B、C、D顺序排列变量，将Y1、Y2扩展成为四变量逻辑函数。则最小项表达式为：第16页/共50页17 （2）选用4位地址输入和4位数据输出的164位ROM，画存储矩阵连线图。图中
11、在矩阵交叉点上画黑点表示接有存储器件，接入存储器件表示存1，不接存储器件表示存0。第17页/共50页188.3 随机存储器随机存储器8.3.1 随机存储器的基本结构和工作原理随机存储器的基本结构和工作原理8.3.2静态随机存储器静态随机存储器8.3.3动态随机存储器动态随机存储器8.3.4 RAM容量的扩展容量的扩展 第18页/共50页19 8.3.1 随机存储器的基本结构和工作原随机存储器的基本结构和工作原理理图图8.3.1 RAM的基本结构图的基本结构图片选控制输入/输出缓冲读/写控制基本结构与ROM相同，仅读/写控制电路不同。第19页/共50页20 （1）当片选信号 时，G4、G5输出为
12、0，三态门G1、G2、G3输出均处于高阻状态，I/O端与存储器内部完全隔离，存储器禁止读/写操作，即存储器芯片处于不工作状态。图图8.3.2 典型的读典型的读/写控制电路写控制电路第20页/共50页21 （2）时，芯片选通；，则G5输出高电平，G3打开，G1、G2仍处于高阻状态，被选中单元的 数 据 D经 G3出 现 在 I/O端，存 储 器 执 行 读 操 作；，则G4输出高电平，G1、G2打开，此时加在I/O端的数据以互补的形式出现在内部数据线上，进而被存入到所选中的存储单元，存储器执行写操作。图图8.3.2 典型的读典型的读/写控制电路写控制电路第21页/共50页22 8.3.2静态随机
13、存储器静态随机存储器 根据存储单元结构和存储信息工作原理的不同，RAM可分为SRAM和DRAM。SRAM以双稳态基本RS触发器作为存储单元，依靠触发器的静态自保持特性存储数据，在不掉电情况下，信息可长时间保存；SRAM的基本存储单元是在双稳态基本RS触发器（也称为静态触发器）基础上附加控制线或控制管形成的静态存储单元，由于基本RS触发器电路具有状态自动保持功能，只要不掉电，触发器的状态能够一直保持，SRAM所保存的信息也就不会丢失。第22页/共50页23 1SRAM的基本存储单元电路的基本存储单元电路图图8.3.3 六管六管CMOS静态存储单元静态存储单元 当列选线Y为高电平时，T7、T8管通
14、，位线与外部数据线接通，表示可以对该存储单元进行读/写操作，当Y=0时，位线与外部数据线断开，不能对存储单元进行操作。T1T4构成MOS型双稳态基本RS触发器。Q=1,表示存储信息1。第23页/共50页242SRAM芯片的组成芯片的组成 对某一存储单元进行读/写操作时，该存储单元所在的行的字线X与列选线Y均为高电平，T5T8管均导通，Q、B和D接通，、和 接通。数据通过读/写控制电路实现读/写功能。图图8.3.4 4K1位位的双译码的双译码SRAM 第24页/共50页25 (a)(b)图图8.3.5 1K8位位RAM的逻辑结构框图和逻辑符号图的逻辑结构框图和逻辑符号图(a)逻辑结构框图逻辑结构
15、框图 (b)逻辑符号图逻辑符号图 第25页/共50页26图图8.3.6 Intel 2114的逻辑符号图的逻辑符号图 实际应用中，典型的SRAM芯片有Intel的2114、6116、6264等。其中2114芯片的容量是1K4位，基本存储单元是六管存储单元电路，其逻辑符号如图8.3.6所示。其中，地址信号为A9A0，采用行列译码方式，低六位地址用于行译码，高四位地址用于列译码，片选信号为 ，I/O3I/O0为数据输入/输出端，为写允许信号，当 时，数据可由I/O口写入被选中的存储单元；时，数据可从所选中的存储单元读出到I/O。第26页/共50页27 3RAM的工作时序的工作时序图图8.3.7 R
16、AM读操作时序图读操作时序图图图8.3.8 RAM写操作时序图写操作时序图 大多数静态随机存储器的读周期和写周期是相等的，一般为十几到几十纳秒。第27页/共50页28 8.3.3动态随机存储器动态随机存储器 DRAM利用MOS管栅极寄生电容的电荷存储效应来存储数据，由于漏电流的存在，加上本身电容量很小，栅极寄生电容的电荷流失会造成保存数据的丢失，因此需要有刷新电路及时给电容补充电荷。SRAM的基本存储单元是RS触发器，其状态在不掉电情况下能够自行保持，但每个存储单元需6个MOS管，限制了SRAM芯片的集成度。DRAM与SRAM相比，其存储单元结构得到了简化。在DRAM发展的早期，基本存储单元主
17、要采用4MOS管、3MOS管电路，虽然有所简化，但仍然比较复杂，不利于集成度的提高，目前，DRAM多采用单MOS管电路设计基本存储单元电路。不过，4MOS管、3MOS管电路具有外围控制电路简单，读出信号比较大等优点。第28页/共50页29 图图8.3.9 4MOS管动态存储单元管动态存储单元 T1和T2是两只N沟道增强型的MOS管，栅极和漏极交叉相连。它们的栅极电容（C1和C2，虚线表示不是真的电容）上存储的电荷数决定存储单元的存储状态，C1和C2上的电压又反过来控制着T1和T2的导通或截止，T3和T4是存储单元字线的门控管，控制Q和 端的高、低电平是否传递到位线B和 上。没有双稳态触发器的自
18、保持功能，加上电容的漏电，端输出的高电平不能保证端输出稳定的低电平，因此DRAM无法保持信息。第29页/共50页30 电路工作时，C1被充电，使C1上的电压大于T1的开启电压，同时C2没有被充电，则T1导通、T2截止，把uC1=1、uC2=0时的状态称为存储单元的0状态。反之，T1截止、T2导通的状态称作存储单元的1状态。预充电 在预充脉冲有效的时间内，将位线上的分布电容 CB 和 充至高电平状态，预充脉冲消失后，位线上的高电平能在短时间内由分布电容CB和 维持。图图8.3.9 4MOS管动态存储单元管动态存储单元第30页/共50页31 读出 读出时，X和Y同时为高电平，门控管T3、T4、T7
19、、T8均导通。预充电是能够将栅电容中存储的状态可靠传递到位线的保障。读出过程就是将存储单元的状态读到位线上，再将位线上的状态通过导通的T7和T8管子传送到数据输出端D和 ，直到I/O，完成读出操作。图图8.3.9 4MOS管动态存储单元管动态存储单元第31页/共50页32 写入 当X、Y同时为高电平时，门控管T3、T4、T7、T8均导通，输入数据通过读/写控制电路加到D和 端，通过T7和T8传到位线B和 上，再经过T3和T4管将数据写入到C1和C2上。图图8.3.9 4MOS管动态存储单元管动态存储单元第32页/共50页33 刷新 在DRAM的使用过程中，必须及时地向保存1的那些存储单元补充电
20、荷，以维持信息的存在。在对一块DRAM芯片进行刷新的操作过程是：先将所有的Y线置0，然后使第1行的X线为1，其它为0，对该行的所有单元进行一次读/写，刷新一次，接下来使第2行的X线为1，其它为0，刷新第2行，直到最后一行，再重复上述过程。通常，栅极电容电荷的自然保持时间一般在2ms以上，所以存储器各行全部刷新一次的时间要小于2ms。图图8.3.9 4MOS管动态存储单元管动态存储单元第33页/共50页34 图图8.3.10 3MOS管动态存储单元管动态存储单元第34页/共50页35 图图8.3.11 单单MOS管动态存储单元管动态存储单元 由一只MOS管T和一个与其源极相连的电容C组成，利用电
21、容C存储电荷的原理来记忆信息1和0（此处电容为实际器件，故用实线画图），电容C上充满电荷表示存储的二进制信息为l，无电荷时表示0。第35页/共50页36图图8.3.12 2116的符号图的符号图 实际应用中，典型的DRAM芯片有Intel的2116、2164A等。其中2116芯片的容量是16K1位，其逻辑符号如图8.3.12所示。其中，地址信号为A6A0；DIN和DOUT为输入、输出数据线；为读/写控制信号，时可写入，时可读出；为行地址选通信号；为列地址选通信号。采用地址线分时复用技术。有效时输入地址作为行地址，有效时输入地址作为列地址，和 不能同时有效。第36页/共50页37 8.3.4 R
22、AM容量的扩展容量的扩展将多个RAM组合起来以形成一个更大容量的存储器。1位扩展方式位扩展方式 一片RAM的字数已经够用，而每个字的位数不够时，可采用位扩展的方式将多片RAM进行连接，在字数不变的情况下，增加RAM的位数。图图8.3.13 1K1位位RAM扩展成扩展成1K8位位RAM第37页/共50页38 2字扩展方式字扩展方式 一片RAM的数据位数够用而字数不够时，可采用字扩展的方式连接多片RAM，在数据位数不变的情况下，增加RAM的字数。图图8.3.14 1K8位位RAM扩展成扩展成8K8位位RAM第38页/共50页398.4 顺序存储器顺序存储器8.4.1 顺序存储器的结构和工作原理顺序
23、存储器的结构和工作原理8.4.2动态移存器和动态移存器和FIFO型顺序存储器型顺序存储器 第39页/共50页408.4.1 顺序存储器的结构和工作原理顺序存储器的结构和工作原理图图8.4.1 顺序存储器的基本结构顺序存储器的基本结构 I/O端是数据端，为读/写控制信号输入端，为顺序存储器工作方式控制端，DI是移位寄存器的数据输入端，Q0、Qn是移位寄存器各级触发器的输出端，是移位寄存器数据移动方向控制信号输入端，其中，动态移存器是由动态移存单元构成的移位寄存器。第40页/共50页41 SAM存储的数据位数越多，即动态移存器的位数越多，则最大的读、写时间也越长。在顺序存储器中，由于存储体采用类似
24、移位寄存器的动态移存器结构，可以利用动态移存器中的数据移位来实现数据的刷新，使存储器中的数据不停地移动，同时将移出输出端的数据移回到数据输入端，形成一个循环，这样，就可以省去复杂的外围控制电路，充分发挥动态MOS存储单元电路结构简单的优点，制成高集成度的顺序存储器。第41页/共50页428.4.2动态移存器和动态移存器和FIFO型顺序存储器型顺序存储器1动态移存器动态移存器 只能在移位脉冲的推动下，也就是在动态中运用，故称它为动态移存器。动态移存器由动态CMOS反相器串接而成。在栅电容上充入电荷后，电荷经输入电阻（传输门的截止电阻）的自然泄漏比较缓慢，至少可以保持几毫秒。在一个周期内栅极电容上
25、的电荷将基本保持不变。经过一个CP的推动，数据即可向右移动一位。图图8.4.3 动态动态CMOS移存单元移存单元第42页/共50页43 2FIFOFIFO型顺序存储器型顺序存储器 图图8.4.4 10248位位FIFO型型顺序存储器顺序存储器 每个动态移存器都由1024个动态CMOS移存单元串接而成，它有循环刷新、读、写三种工作方式，可在CP推动下，每次对外读（或写）一个并行的8位数据。第43页/共50页44 循环刷新 读和写 当片选信号为0时，SAM未被选中，G1、G20G27、G30G37被封锁，G10G17打开，故不能从数据输入端I0I7输入数据，也不能从输出端O0O7输出数据，它只能在
26、CP推动下，将原来存入的数据由移存器输出端再反馈送入其输入端，执行循环刷新操作，只要不掉电，这些信息就可以在动态中长期保存。当片选信号为1时，若 控制端输入信号为1，则G1、G20G27打开，G10G17被封锁，在CP推动下，输入数据移入移存器，执行写入操作；若读控制端信号也同时为1，则G30G37打开，可以读取数据，SAM执行边写边读操作。第44页/共50页45 若 控制端输入信号为0，且读控制端信号为1时，G10G17、G30G37打开，G20G27封锁，在CP推动下，执行读出操作，数据从输出端O0O7输出，同时将输出数据反馈送入移存器，以保留原数据。第45页/共50页461半导体存储器的
27、分类方法和主要技术指标;2半导体存储器中地址和数据的概念，计算存储器系统的容量;3ROM、RAM和SAM 的组成结构和基本特点;4用ROM实现组合逻辑函数的方法;5半导体存储器容量的扩展方法，包括字扩展和位扩展。8.5 本章小结本章小结第46页/共50页47 存储器是某些数字系统和电子计算机中不可缺少的重要组成部分，存储器的字数和位数的乘积表示存储器的容量。存储器常分为只读存储器ROM、随机存储器RAM和顺序存储器SAM，绝大多数属于MOS工艺制成的大规模集成电路。只读存储器ROM是一种在工作过程中只能读出不能写入的非易失性存储器，存储的信息可长期保存，掉电不会丢失。根据数据写入方式的不同，R
28、OM可以分成固定ROM、可编程ROM（PROM）和可擦除的可编程ROM（EPROM），根据擦除手段和条件的不同，EPROM还可分为紫外线擦除的可编程ROM（UVEPROM，一 般 所 说 的 EPROM指 的 是 UVEPROM）、电 信 号 擦 除 的 可 编 程ROM（E2PROM）和闪烁存储器（Flash）三种。第47页/共50页48 随机存储器RAM存储的数据断电后会消失，属于易失性的读/写存储器，RAM是一种时序电路，具有记忆功能。根据存储数据的原理不同，RAM有SRAM和DRAM两种类型，SRAM用双稳态触发器记忆数据，而DRAM靠MOS管栅极电容上的电荷存储数据，在不掉电情况下，SRAM的数据可以长久保持，而DRAM需要定期刷新。顺序存储器SAM是一种读/写存储器，其中数据按照一定顺序串行地写入和读出，因此，要进行读/写的数据都先移到指定的位置才能进行操作，导致读/写速度较慢。SAM的基本电路由动态移存器和控制电路组成。第48页/共50页49第八章第八章 THE END数字电路与数字电路与系统设计系统设计第49页/共50页自动化学院应用电子教学中心50感谢您的观看！第50页/共50页