《随机存储器学习.pptx》由会员分享，可在线阅读，更多相关《随机存储器学习.pptx（22页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1静态静态RAM（SRAMStatic RAM）SRAMSRAM是是用用MOSMOS管管构构成成的的R-SR-S触触发发器器作作为为基基本本存存储储电电路路，触触发发器器的的两两个个稳稳态态分分别别表表示示存存储储内内容容为为0 0和和1 1。SRAMSRAM只只有有在在写写入入新新的的数数据据时时触触发发器器的的状状态态（信信息息）才才变变化化，读读操操作作不不会会改改变变其其状状态态（信信息息）。但但一一旦旦SRAMSRAM芯芯片片失失电电，其其上上所所存存储储的的所所有有信信息息将将全全部部丢丢失失，所所以以称称SRAMSRAM上上的的信信息息是是易易失失性性、挥发性的。挥发性的。SRA
2、MSRAM的的特特点点：速速度度快快，外外围围电电路路简简单单，但但集集成度低（存储容量小），功耗大。成度低（存储容量小），功耗大。第1页/共22页2动态动态RAM（DRAMDynamic RAM）DRAM是用MOS管栅极衬底间的分布电容来存储信息的.由于存在泄漏电流，电容上储存的电荷（信息）不能长期保存，需要定期进行刷新，因而外围电路比较复杂。显然，DRAM上的信息也是易失性的。DRAM的特点是集成度高（存储容量大），功耗低，但速度慢，外围电路复杂。第2页/共22页5.2.2 RAM的基本存储电路 1SRAM六管静态基本存储电路六管静态基本存储电路 六管静态基本存储电路如图六管静态基本存储电
3、路如图5 5.2 2所示。所示。第3页/共22页对外有四条引线：X地址译码线，也称X（行）选择线，T5、T6为行选门控管Y地址译码线，也称Y（列）选择线，T7、T8为列选门控管，只有当外部的地址选通信号（X线和Y线）有效时，才选中此存储电路数据输入输出线I/O数据输入输出线 I/O按教材P179简要说明工作原理第4页/共22页2DRAM单管动态基本存储电路单管动态基本存储电路第5页/共22页数数据据信信息息存存储储在在MOSMOS管管栅栅极极与与衬衬底底之之间间的的分分布布电电容容C C1 1上上。若若C C1 1上上存存有有电电荷荷，表表示示信信息息为为1 1，否否则则为为0 0。由由于于漏
4、漏电电流流存存在在，C C1 1上上的的电电荷荷经经一一段段时时间间后后就就会会泄泄放放掉掉（一一般般为为2mS2mS），故故不不能能长长期期保保存存信信息息。为为了了维维持持动动态态存存储储电电路路所所存存储储的的信信息息，必必须须使使信信息息再再生生（即即进进行行刷新）。刷新）。按教材P179简要说明工作原理第6页/共22页 注意：由由于于电电容容C C1 1很很小小(0.1uuF(0.1uuF0.2uuF)0.2uuF)，所所以以读读出出的的信信号号很弱，需要进行放大。很弱，需要进行放大。每每次次读读出出造造成成C C1 1上上电电荷荷的的损损失失，原原存存储储内内容容受受到到破破坏坏（
5、改改变变），因因而而还还必必须须把把原原来来信信号号重重新新写写入入（再再生生），在读数前需要对数据线进行预充电。，在读数前需要对数据线进行预充电。读读出出和和写写入入操操作作均均需需按按严严格格的的定定时时时时序序脉脉冲冲进进行行，故动态故动态RAMRAM芯片内要有时钟电路。芯片内要有时钟电路。刷刷新新过过程程就就是是读读出出信信息息（不不送送到到数数据据线线上上，此此时时Y Y选选择线置择线置0 0）经放大后再传送给位线时进行写入的。）经放大后再传送给位线时进行写入的。第7页/共22页5.2.3 RAM的内部结构RAMRAM的的内内部部结结构构一一般般可可分分为为存存储储体体、地地址址译译
6、码码器器、输入输出（输入输出（I/OI/O）和控制电路）和控制电路4 4部分部分第8页/共22页 1.存储体存储体 存存储储体体是是存存储储器器储储存存信信息息的的主主体体，它它由由大大量量的的基基本本存储电路按一定的规则组合而成。存储电路按一定的规则组合而成。例例如如，容容量量为为2K 8位位的的存存储储器器芯芯片片，一一共共有有2K个个存存储储单单元元，每每个个单单元元由由8个个基基本本存存储储电电路路组组成成，可可以以储储存存 8位位二二进进制制信信息息，故故该该芯芯片片的的存存储储体体共共包包含含有有 210248个个基基本本存存储储电电路路。这这些些基基本本存存储储电电路路一一般般成
7、成矩阵排列，矩阵排列，排列方法与地址译码方式排列方法与地址译码方式有关。有关。第9页/共22页 2地址译码地址译码 存存储储器器中中的的每每一一个个存存储储单单元元都都有有一一个个对对应应的的地地址址，CPU访访问问存存储储器器的的某某一一单单元元时时，首首先先必必须须将将该该单单元元的的地地址址经经地地址址总总线线送送到到该该存存储储器器，经经过过译译码码后后，才才能能找找到该单元。存储器内的地址译码有两种方式：到该单元。存储器内的地址译码有两种方式：(1)单译码方式单译码方式 地地址址译译码码只只使使用用一一个个译译码码器器，译译码码器器的的一一个个输输出出端端选选择择一一个个存存储储单单
8、元元（即即一一个个字字），故故此此输输出出线线又又称称字字线，一根字线选择某个字的所有位。线，一根字线选择某个字的所有位。第10页/共22页第11页/共22页 采采采采用用用用单单单单译译译译码码码码结结结结构构构构，n n根根根根地地地地址址址址输输输输入入入入线线线线经经经经全全全全译译译译码码码码有有有有2 2n n个个个个输输输输出出出出，用用用用以以以以选选选选择择择择2 2n n个个个个字字字字（本本本本例例例例中中中中有有有有4 4根根根根地地地地址址址址线线线线A A3 3A A0 0，可选择，可选择，可选择，可选择1616个单元，即个单元，即个单元，即个单元，即2 24 4=
9、16=16）。）。）。）。随随随随着着着着存存存存储储储储字字字字的的的的增增增增加加加加，译译译译码码码码输输输输出出出出线线线线及及及及相相相相应应应应的的的的驱驱驱驱动动动动电电电电路路路路会会会会急急急急剧剧剧剧增增增增加加加加，存存存存储储储储器器器器的的的的体体体体积积积积和和和和成成成成本本本本也也也也将将将将迅迅迅迅速速速速增增增增加加加加，故故故故单译码结构只用于小容量的存储器中单译码结构只用于小容量的存储器中单译码结构只用于小容量的存储器中单译码结构只用于小容量的存储器中。第12页/共22页(2)双译码方式双译码方式 在在字字数数较较多多的的存存储储器器中中，为为了了减减少
10、少输输出出选选择择线线的的数数目，一般采用双译码方式。目，一般采用双译码方式。在在双双译译码码方方式式中中，将将存存储储单单元元排排列列成成矩矩阵阵形形式式，地地址址译译码码器器分分为为两两个个（X译译码码和和Y译译码码），即即要要在在存存储储矩矩阵阵中中选选择择某某一一存存储储单单元元是是靠靠X、Y两两个个译译码码器器的的选选择线的交点来确定的。择线的交点来确定的。第13页/共22页 例例例例如如如如，有有有有一一一一片片片片1024110241位位位位的的的的存存存存储储储储器器器器芯芯芯芯片片片片，需需需需1010位位位位地地地地址址址址（2 21010=1024=1024）。若若若若用
11、用用用单单单单译译译译码码码码方方方方式式式式，则则则则需需需需10241024根根根根选选选选择择择择线线线线；若若若若用用用用双双双双译译译译码码码码方方方方式式式式，X X、Y Y方方方方面面面面各各各各用用用用5 5位位位位地地地地址址址址码码码码，则则则则译译译译码码码码后后后后各各各各有有有有3232根根根根选选选选择择择择线线线线（2 25 5=32=32），它它它它们们们们的的的的交交交交点点点点为为为为10241024个个个个（3232=10243232=1024），而而而而选选选选择择择择线线线线总总总总共共共共只只只只有有有有6464根根根根（如如如如图图图图5 56 6
12、所示），因而选择线大大减少。所示），因而选择线大大减少。所示），因而选择线大大减少。所示），因而选择线大大减少。第14页/共22页第15页/共22页3.I/O和控制电路和控制电路 I/O电路处于数据总线和存储体单元之间。电路处于数据总线和存储体单元之间。由由于于数数据据总总线线可可挂挂多多种种器器件件，并并且且数数据据可可能能写写入入RAM，也也可可能能从从RAM中中读读出出，因因此此，I/O电电路路通通常常采用采用双向的三态门电路双向的三态门电路片选信号，低电平有效，用途：写允许信号第16页/共22页5.2.4 典型RAM芯片举例 1Intel 51256 SRAM Intel Intel
13、5125651256芯芯片片是是32K32K 8 8位位SRAMSRAM，有有3276832768个个存存储储单单元元，每每个个单单元元存存储储8 8位位二二进进制制信信息息，用用单单一一的的5V5V电源。电源。Intel Intel 5125651256有有8 8根根数数据据输输入入/输输出出线线D D7 7D D0 0；有有1515根根（2 21515=32768=32768）地地址址线线A A1414A A0 0，其其中中9 9根根用用于于行行地地址址译译码码输输入入，6 6根根用用于于列列地地址址译译码码输输入入；有有3 3根根控控制制线线：片片选控制、输出允许和读写控制选控制、输出允
14、许和读写控制R/R/WW。第17页/共22页片选信号第18页/共22页2Intel 21010 DRAM Intel Intel 2101021010芯芯片片是是由由单单管管基基本本存存储储电电路路组组成成的的1M11M1位位DRAMDRAM。它只用。它只用1818个引脚的芯片来封装个引脚的芯片来封装第19页/共22页 Intel Intel 2101021010芯芯片片内内部部有有1M1M个个存存储储单单元元，每每个个单单元元存存储储1 1位位二二进进制制信信息息，因因而而要要对对它它寻寻址址，必必须须要要有有2020根根地地址址线线（2 22020=1M=1M）。为为了了减减少少芯芯片片的
15、的引引脚脚数数目目，采采用用了了行行地地址址和和列列地地址址分分时时复复用用，对对外外只只引引出出1010根根地地址址线线A A9 9A A0 0。利利用用多多路路转转换换开开关关，由由行行选选通通信信号号将将先先送送入入的的1010位位地地址址存存入入片片内内行行地地址址锁锁存存器器，由由列列选选通通信信号号将将后后送送入入的的1010位位地地址址存存入入片片内内列列地地址址锁锁存存器，器，2020根地址线选中一个存储单元。根地址线选中一个存储单元。第20页/共22页数数据据线线DinDin和和DoutDout分分别别用用于于对对被被选选中中单单元元的的数数据据位位进进行输入和输出传送。行输入和输出传送。读读写写操操作作由由 控控制制：当当为为高高电电平平时时，进进行行读读操操作作，所所选选中中存存储储单单元元中中的的内内容容经经过过三三态态输输出出缓缓冲冲器器，从从DoutDout引引脚脚读读出出；当当为为低低电电平平时时，进进行行写写操操作作，从从DinDin引引脚脚输输入入的的信信息息通通过过三三态态缓缓冲冲器器写写入入所所选选中中的的存存储储单元。单元。2101021010芯芯片片无无专专门门的的片片选选信信号号，一一般般用用 (行行选选通通信信号号)作为片选信号。作为片选信号。第21页/共22页感谢您的观看！第22页/共22页