《主存储器学习.pptx》由会员分享，可在线阅读，更多相关《主存储器学习.pptx（59页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、存储器是信息存放的载体存储器为计算机能够脱离人的直接干预，自动地工作为提供了基础。存储器的容量越大，存放的信息就越多，计算机系统的功能也就越强。存储器的工作速度相对于CPU总是要低1至2个数量级。存储器的工作速度又是影响计算机系统数据处理速度的主要因素。存储器的功能与意义第1页/共59页计算机系统对存储器的要求是容量要大、存取速度要快，但容量大、速度快与成本低是矛盾的，容量大、速度快必然使成本增加。为了使容量、速度与成本适当折衷，现代计算机系统都是采用多级存储体系结构：主存储器(内存储器)、辅助(外)存储器以及网络存储器，如图6-1所示。第2页/共59页图6-1 存储层次结构第3页/共59页在
2、CPU与主存储器之间有一层称为高速缓冲存储器(Cache)。Cache容量较小，目前一般为几百千字节(KB)，其工作速度几乎与CPU相当。主存储器（内存条）容量较大，目前一般为128MB或256MB，工作速度比Cache慢。但目前所用的SDRAM、DDR SDRAM和RDRAM性能已有了极大的提高。外存储器容量大，目前一般为几十吉字节(GB)，但工作速度慢。存储器的层次结构第4页/共59页多级存储器结构的作用与现状这种多级存储器体系结构，较好地解决了存储容量要大，速度要快而成本又比较合理的矛盾。前两种存储器也称为内存储器，目前主要采用的是半导体存储器。目前，半导体存储器的集成度大大提高，体积急
3、剧减小，成本迅速降低。外部存储器，目前主要是磁介质存储器，其容量迅速提高，最常见是几十GB的硬盘。另外，移动硬盘、只读光盘、可擦除的光盘也迅速发展。第5页/共59页6.1 半导体存储器的分类半导体存储器可分为两类：读写存储器RAM，和只读存储器ROM。RAM主要用来存放各种现场的输入输出数据、中间计算结果、与外存交换的信息以及作为堆栈使用。它的存储单元的内容按照需要既可以读出，也可以写入或改写。ROM的信息在使用时是不能改变的，它只能读出，故一般用来存放固定的程序，如微型计算机的管理、监控程序，汇编程序等，以及存放各种常数、函数表等。半导体存储器的分类，可用图6-2来表示。第6页/共59页第7
4、页/共59页6.1.1 RAM的种类在RAM中，分为双极型(Bipolar)和MOS RAM两大类。1.双极型RAM的特点存取速度高；集成度较低(与MOS相比)；功耗大；成本高。双极型RAM主要用于Cache。2.MOS RAM用MOS器件构成的RAM，又可分为静态（Static)RAM(SRAM)和动态Dynamic RAM(DRAM)两种。第8页/共59页 用由6管构成的触发器作为基本存储电路；集成度高于双极型但低于动态RAM；不需要刷新，故可省去刷新电路；功耗比双极型的低，但比动态RAM高；易于用电池作为后备电源；存取速度较动态RAM快。静态RAM的特点第9页/共59页动态RAM的特点
5、基本存储电路用单管线路组成(靠电容存储电荷)；集成度高；比静态RAM的功耗更低；价格比静态便宜；因动态存储器靠电容来存储信息，由于总是存在有泄漏电流，故要求刷新(再生)。典型的是要求每隔1ms刷新一遍。第10页/共59页6.1.2 ROM的种类 1.掩模ROM早期的ROM由半导体厂商按照某种固定线路制造的，制造好以后就只能读不能改变。2.可编程序的只读存储器PROM(Programmable ROM)这种ROM可由用户对它进行编程，但用户只能写一次，目前已不常用。3.可擦去的可编程只读存储器EPROM(Erasable PROM)为了适应科研工作的需要，希望ROM能根据需要写，也希望能把已经写
6、上去的内容擦去，然后再写，且能改写多次，于是就生产了这种EPROM。第11页/共59页6.2 读写存储器（RAM）6.2.1 基本存储电路 基本存储电路是组成存储器的基础和核心，它用来存储一位二进制信息：“0”或“1”。在MOS存储器中，基本存储电路分为静态存储电路和动态存储电路两大类。1.六管静态存储电路静态存储电路是由两个增强型的NMOS反相器交叉耦合而成的触发器，如图6-3(a)所示。第12页/共59页图6-3 六管静态存储单元第13页/共59页2.单管存储电路单管存储电路如图6-4所示。它是由一个管子T1和一个电容C构成。写入时，字选择线为“1”，T1管导通，写入信号由位线(数据线)存
7、入电容C中；在读出时，选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。为了节省面积，这种单管存储电路的电容不可能做得很大，一般都比数据线上的分布电容Cd小，因此，每次读出后，存储内容就被破坏，要保存原先的信息必须采取恢复措施。第14页/共59页第15页/共59页6.2.2 RAM的结构1.存储体在较大容量的存储器中，往往把各个字的同一位组织在一个片中。同一位的这些字通常排成矩阵的形式。如 3232=1024，或6464=4096。由X选择线行线和Y选择线列线的重叠来选择所需要的存储单元。第16页/共59页图6-5 典型的RAM示意图第17页/共59
8、页这样做可以节省译码和驱动电路。如果存储容量较小，也可把RAM芯片的单元阵列直接排成所需要位数的形式。这时每一条X选择线代表一个字，而每一条Y线代表字中的一位，所以习惯上就把X选择线称为字线，而Y选择线称为位线。第18页/共59页存储器外围电路(1)地址译码器存储单元是按地址来选择的，必须对地址信号经过译码，用以选择需要访问的单元。(2)I/O电路它处于数据总线和被选用的单元之间，用以控制被选中的单元的读出或写入，并具有放大信息的作用。(3)片选控制端CS#(Chip Select)一个存储体总还是要由一定数量的芯片组成。在地址选择时，首先要选片，用地址译码器输出和一些控制信号(如IO/M#)
9、形成选片信号。(4)集电极开路或三态输出缓冲器第19页/共59页地址译码的方式地址译码有两种方式：一种是单译码方式或称字结构；另一种是双译码，或称复合译码结构。(1)单译码方式在单译码结构中，字线选择某个字的所有位，图6-6是一种单译码结构的存储器，它是一个16字4位的存储器，共有64个基本电路。(2)双译码方式采用双译码方式，可以减少选择线的数目。在双译码结构中，地址译码器分成两个。第20页/共59页图6-6 单译码结构存储器第21页/共59页图6-7 双译码存储器电路第22页/共59页6.2.3 RAM与CPU的连接RAM与CPU的连接，主要有以下三个部分：(1)地址线的连接；(2)数据线
10、的连接；(3)控制线的连接。第23页/共59页RAM与CPU连接时要考虑的问题(1)CPU总线的负载能力在小型系统中，CPU是可以直接与存储器相连的，而在较大的系统中，需要时就要加上缓冲器，由缓冲器的输出再带负载。(2)CPU和存储器之间的时序配合问题CPU在取指和存储器读或写操作时，是有固定时序的，就要由这来确定对存储器的存取速度的要求。或在存储器已经确定的情况下，考虑是否需要TW周期，以及如何实现。第24页/共59页(3)存储器的地址分配和选片问题内存通常分为RAM和ROM两大部分，而RAM又分为系统区和用户区，用户区又要分成数据区和程序区。所以内存的地址分配是一个重要的问题。另外，目前生
11、产的存储器，单片的容量仍然是有限的，所以总是要由许多片才能组成一个存储器，这就存在一个如何产生选片信号的问题。(4)控制信号的连接对8086来说,控制信号主要有 IO/M#，RD#，WR#以及READY（或WAIT#）信号。要考虑这些信号如何与存储器要求的控制信号相连，以实现所需的控制作用。第25页/共59页1K8位RAM连接示例1第26页/共59页1K8位RAM连接示例2第27页/共59页2K8位RAM连接示例图第28页/共59页2K8位 RAM的地址分配采用芯片Intel 2114K4，如图6-9所示，但片选连接方式采用A11作线选，线选控制如图6-10所示。因此地址分布为：第一组(线选A
12、11=0)：（A10=0时）（A10=1时）000003FF,040007FF 100013FF,140017FF 200023FF,240027FF .F000F3FF,F400F7FF第29页/共59页2K8位 RAM的地址分配第 二组（线选A11=1）：（A10=0时）（A10=1时）08000BFF,0C000FFF 18001BFF,1C001FFF 28002BFF,2C002FFF .F800FBFF,FC00FFFF第30页/共59页当取A10为线选时的地址分配第一组(线选A10=0)：（A11=0时）（A11=1时）000003FF,08000BFF 100013FF,180
13、01BFF 200023FF,28002BFF .F000F3FF,F800FBFF第31页/共59页当取A10为线选时的地址分配第 二组（线选A10=1）：（A11=0时）（A11=1时）040007FF,0C000FFF 140017FF,1C001FFF 240027FF,2C002FFF .F400F7FF,FC00FFFF第32页/共59页线选时存储器的地址分布图第33页/共59页4K8位RAM连接示例图第34页/共59页图6-14的地址分布使用A10,A11作为译码器输入第一组000003FF,100013FFF000F3FF第二组040007FF,140017FFF400F7FF
14、第三组08000BFF,18001BFFF800FBFF第四组0C000FFF,1C001FFFFC00FFFF第35页/共59页图6-14的地址分布使用A14,A15作为译码器输入第一组000003FF,040007FF,08000BFF,3C003FFF第二组400043FF,440047FF,48004BFF,7C007FFF第三组800083FF,840087FF,88008BFF,BC00BFFF第四组C000C3FF,C400C7FF,C800CBFF,FC00FFFF第36页/共59页4KB ROM和1KB RAM连接图第37页/共59页存储器的读周期存取时间是存储器的一个重要指
15、标。存储器读周期的典型波形和Intel 2114的参数示于图6-16中。要实现存储器读必须要CS#为低(有效)，WE#为高(表示读)。只要给出地址信号经过了一段时间tA后(若此时输出三态门是打开的)，读的数据就会出现在外部数据线上了。所以，这段时间称为读取时间。对于2114-2最多只要200ns。第38页/共59页图6-16第39页/共59页数据能否送到外部数据总线上，还取决于选片信号CS#。而从CS#有效到内部的数据能在数据线上稳定的时间为tCO，2114-2最大为60ns。存储器读周期，只有在地址有效起经过tA时间以后；而且是从片选有效起经过tCO时间以后，数据才稳定输出，这两者必须同时具
16、备。数据读出时间取决于这两者中的长的时间。通常取决于tA。第40页/共59页读周期与读取时间是两个不同的概念。读周期是表示该芯片进行两次连续的读操作必须间隔的时间。故它总是大于或等于读取时间。有了存储器芯片的时序，就可以分析CPU时序与存储器读写时序的配合。必要时要设计产生READY信号的电路，以插入必须的TW周期。第41页/共59页6.4.1 掩模只读存储器 掩模只读存储器由制造厂做成，用户不能进行修改。这类ROM可由二极管、双极型晶体管或MOS电路构成，但工作原理是类似的。掩膜是制造存储器时二次光刻版的图形，由它确定存储矩阵内管子的排列。只读ROM的译码结构分为字译码结构和复合译码结构。第
17、42页/共59页字译码结构图6-31是一个简单的44位的MOS ROM，采用字译码方式，两位地址输入，经译码后，输出四条选择线，每一条选中一个字，位线输出即为这个字的各位。在图示的存储矩阵中，有的列是连有管子的，有的列没有连管子，这是在制造时由二次光刻版的图形(掩模)所决定的，所以把它叫作掩模式ROM。第43页/共59页图6-31 44位的MOS ROM第44页/共59页复合译码结构图6-32是一个10241位的MOS ROM电路。10条地址信号线分成两组，分别经过X和Y译码，各产生32条选择线。X译码输出选中某一行，但在这一行中，哪一个能输出与I/O电路相连，还取决于列译码输出，故每次只选中
18、一个单元。8个这样的电路，它们的地址线并联，则可得到8位信号输出。第45页/共59页第46页/共59页6.4.2 可擦除的可编程序只读存储器EPROM 1.基本存储电路为了便于用户根据需要来确定ROM的存储内容，以便在研究工作中，试验各种ROM方案(即可由用户改变ROM所存的内容)，在20世纪70年代初就发展产生了一种EPROM(Erasable Programmable ROM)电路。它的一个基本电路如图6-33所示。第47页/共59页P沟道 EPROM结构示意图第48页/共59页EPROM的写入写入时，则在D和基片(也即S)之间加上25V的高压，另外加上编程序脉冲(其宽度约为50ms)，所
19、选中的单元在这个电源作用下，D和S之间被瞬时击穿，就会有电子通过绝缘层注入到硅栅。当高电源去除后，因为硅栅被绝缘层包围，故注入的电子无处泄漏走，硅栅就为负，于是就形成了导电沟道，从而使EPROM单元导通，输出为“0”(或“1”)。第49页/共59页EPROM的擦除由这样的EPROM存储电路做成的芯片的上方有一个石英玻璃的窗口，当用紫外线通过这个窗口照射时，所有电路中的浮空晶栅上的电荷会形成光电流泄漏，使电路恢复起始状态，从而把写入的信号擦去。这样经过照射后的EPROM就可以实现重写。由于写的过程是很慢的，所以，这样的电路在使用时，仍是作为只读存储器使用的。第50页/共59页一个EPROM的例子
20、Intel 2716是一个16Kb(2K8位)的EPROM，它只要求单一的5V电源。它的引脚及内部方框图见图6-34。因容量是2K8位，故用11条地址线，七条用于X译码，以选择128行中的一行，8位输出均有缓冲器。它的读出周期的波形以及主要参数见图6-35。第51页/共59页第52页/共59页图6-35 2716的读出时序第53页/共59页电可擦除的可编程序的ROME2PROM的工作原理和EPROM相似，但有如下优点：编程和擦除所用的电流极小。可按字节分别进行擦除。编程和擦除都只需要10ms。第54页/共59页FLASH存储器其工作原理与E2PROM有些类似，但工作机制却有所不同。FLASH的
21、典型结构与逻辑符号如图6-42所示。FLASH的信息存储电路由一个晶体管构成，通过沉积在衬底上被场氧化物包围的多晶硅浮空栅来保存电荷，以此维持衬底上源、漏极之间导电沟道的存在，从而保持其上的信息存储。若浮空栅上保存有电荷，则在源、漏极之间形成导电沟道，为一种稳定状态，可以认为该单元电路保存“0”的信息；若浮空栅上没有电荷存在，则在源、漏极之间无法形成导电沟道，为另一种稳定状态，可以认为该单元电路保存“1”的信息。第55页/共59页第56页/共59页FLASH的擦除与编程第57页/共59页(3)FLASH与其他类型存储器的比较由于FLASH只需单个晶体管即可保存信息，具有很高的集成度，这与DRAM类似，但不需要动态刷新电路。在访问速度上接近EDO类型的DRAM，且具有只读存储器的特点。可以在线擦除与编程，具有E2PROM的特点。对FLASH进行擦除时是按块进行的，这又具有EPROM的整块擦除的特点。第58页/共59页感谢您的观看！第59页/共59页