《数字逻辑复习提纲.doc》由会员分享，可在线阅读，更多相关《数字逻辑复习提纲.doc（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字逻辑复习提纲数字逻辑基础复习提纲 数制与码制数字系统中常用的数制及其互换、符号数表示、数字与字符编码。2. 逻辑代数基础逻辑代数的基本定理及规则，用逻辑代数及卡诺图化简逻辑函数的方法与技巧。3. 组合逻辑电路门电路符号及外部特性4。 同步时序电路同步时序电路的特点，触发器及其互换,Mealy 型和Moore型的状态图与状态表,同步时序电路分析与设计的方法。5. 异步时序电路异步时序电路的特点与模型，脉冲异步时序电路分析与设计的方法。电平异步时序电路分析与设计的方法。6. 中、大规模集成电路及其应用加法器、译码器、编码器、多路选择器、多路分配器、计数器和寄存器等常用集成电路的符号、功能表及使
2、用方法及综合应用。一、 课程的教学基本要求1数制与码制要求学生熟悉常用的几种进位计数制（2，8,10，16进制），以及这几种数制的相互转换。数字系统数值数据的表示，重点是符号整数的定点数（原码、反码及补码）表示。数字和字符的编码。2逻辑代数基础要求学生熟悉并掌握逻辑代数基本定理及规则，标准积之和表达式与最小项，标准和之积表达式与最大项。熟悉并能应用逻辑代数和卡诺图分析和化简逻辑表达式。3组合逻辑电路分析与设计 要求学生熟悉并掌握组合逻辑电路的分析和设计的方法；单输出与多输出组合逻辑电路设计方法的异同;组合逻辑险象的判断与消除。要求做门电路及组合逻辑电路实验。4同步时序电路分析与设计要求学生熟悉
3、并掌握同步时序逻辑电路的分析和设计的方法；Mealy型与 Moore型时序电路的状态图与状态表；常用的几种触发器及其互换。要求做触发器及同步时序逻辑电路实验。5异步时序逻辑电路分析与设计要求学生熟悉并掌握脉冲异步时序逻辑电路与点平异步时序电路的分析和设计的方法;电平异步时序电路的竞争与险象。要求做异步时序逻辑电路实验。6中规模集成电路应用要求学生熟悉并掌握常用的几种中规模集成电路；能够用它们设计组和逻辑电路和时序电路,并具有综合设计的能力。要求做常用中规模集成电路及其应用逻辑电路实验。第一章 逻辑代数基础11 概述一、 数字量和模拟量 数字量：时间上、数量上离散的物理量。表示数字量的信号为数字
4、信号。二、 数制和码制1. 数制:多位数码中每一位的构成方法以及从低位到高位的进位规则。如二进制、八进制、10进制（每一位09个数码，逢十进一)、16进制等。2码制:如BCD码、循环码等。一个代码表示一个二进制数称为二进制代码。三个二进制代码八进制四个二进制代码10进制、16进制（N：基数;：第位系数；：第位的权）数制间的转换：主要是二进制、二进制.1-逻辑代数中的三种基本运算&与：与门&或：或门非：非门用这些门如何形成与非门，与或非门、或非门、异或门、同或门等.1-逻辑代数的基本公式和常用公式一、 基本公式了解:变量与变量之间的运算规则。同一变量的运算规律重叠率。变量和它的反变量之间的运算规
5、律互补率。交换率、互补率、结合率等。u 德摩根定理。二、 常用公式1-逻辑代数的基本定理一、 代入定理若二、 反演定理若：对逻辑式，所有的“+”“”，“”电路的次态和输出 将次态作为新的初态新的输入值代入状态方程 将这些结果写成真值表的形式。状态转换图 用圈内数字表示电路各状态。 用箭头表示状态间的转化方向. 用斜杠下面的数字表示输出.时序图掌握在同步脉冲作用下画出电路状态、输出状态随时间变化的波形二、 若干常用的时序逻辑电路 寄存器和移位寄存器 计数器加减计数三、 时序电路的设计方法 原则和步骤 逻辑抽象,得出状态转换图（表） 状态化简得出最简状态转换图 状态分配 选定触发器的类型并求出状态方程、驱动方程和输出方程 画出电路图 检验电路能否自启动。例：分析下面的时序电路要求：写出状态方程 给出状态转移图 CP脉冲如图所示，给出相应的Q1，Q2，Q3波形。解:写出各输入端的驱动方程为：画出状态转换表画出状态转换图典型问题：组合逻辑电路和时序逻辑电路的区别时序逻辑中同步与异步方式的主要区别组合逻辑电路设计步骤时序逻辑电路设计步骤使用VLSI或ULSI可编程器件进行逻辑功能模块设计时步骤什么是等价状态？如何判断等价状态8