《数字电子技术组合逻辑电路学习教案.pptx》由会员分享，可在线阅读，更多相关《数字电子技术组合逻辑电路学习教案.pptx（129页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、会计学1数字电子技术数字电子技术(jsh)组合逻辑电路组合逻辑电路第一页，共129页。2023/2/72组合组合组合组合(z(z h)h)逻辑电路的分析方法逻辑电路的分析方法逻辑电路的分析方法逻辑电路的分析方法1.1.分析的主要步骤如下分析的主要步骤如下(rxi)(rxi)：(1)(1)由逻辑图写表达式；由逻辑图写表达式；(2)(2)化简表达式；化简表达式；(3)(3)列真值表；列真值表；(4)(4)描述逻辑功能。描述逻辑功能。4.1 4.1 门级组合逻辑电路的分析和设计门级组合逻辑电路的分析和设计(shj)(shj)方法方法 小规模集成电路是指每片在十个门以下的集成芯片。小规模集成电路是指每
2、片在十个门以下的集成芯片。所谓组合逻辑电路的分析，就是根据给定的逻辑电路所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。图，求出电路的逻辑功能。第2页/共129页第二页，共129页。2023/2/732.2.2.2.举例说明组合举例说明组合举例说明组合举例说明组合(zh)(zh)(zh)(zh)逻辑电路的分析方法逻辑电路的分析方法逻辑电路的分析方法逻辑电路的分析方法 例4-1 试分析图3-1所示电路(dinl)的逻辑功能。解：第一步：由逻辑图可以写输出(shch)F的逻辑表达式为：图3-1 例3-1逻辑电路图第3页/共129页第三页，共129页。2023/2/74第二步：
3、可变换(binhun)为F=AB+AC+BC第三步：列出真值表如表 4-1所示。F表4-1 例3-1真值表 第四步：确定电路的逻辑功能。由真值表可知，三个变量输入，只有两个(lin)及两个(lin)以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。第4页/共129页第四页，共129页。2023/2/75例例例例4-2 4-2 4-2 4-2 分析图分析图分析图分析图4-24-24-24-2（a a a a）所示电路）所示电路）所示电路）所示电路(dinl)(dinl)(dinl)(dinl)的逻辑功能。的逻辑功能。的逻辑功能。的逻辑功能。图图4-2 4-2 例例4-24-2逻辑电
4、路逻辑电路(lu j din l)(lu j din l)图图仿真仿真(fn(fn zhzhn)n)第5页/共129页第五页，共129页。2023/2/76 解：为了解：为了解：为了解：为了(wi le)(wi le)(wi le)(wi le)方便写表达式，在图中标注方便写表达式，在图中标注方便写表达式，在图中标注方便写表达式，在图中标注中间变量，比如中间变量，比如中间变量，比如中间变量，比如F1F1F1F1、F2F2F2F2和和和和F3F3F3F3。S第6页/共129页第六页，共129页。2023/2/77表4-2 例4-2真值表该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高
5、位的进位。由于这一加法器电路没有考虑低位的进位，所以(suy)称该电路为半加器。根据S和C的表达式，将原电路图改画成图3-2（b）所示的逻辑图。图4-2（b）逻辑图第7页/共129页第七页，共129页。2023/2/78组合组合组合组合(zh)(zh)逻辑电路的设计方法逻辑电路的设计方法逻辑电路的设计方法逻辑电路的设计方法.组合逻辑电路的设计步骤：组合逻辑电路的设计步骤：(1)(1)分析设计要求，设置输入输出变量分析设计要求，设置输入输出变量(binling)(binling)并逻辑并逻辑赋值；赋值；(2)(2)列真值表；列真值表；(3)(3)写出逻辑表达式，并化简；写出逻辑表达式，并化简；(
6、4)(4)画逻辑电路图。画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现(shxin)其逻辑功能的最简单的逻辑电路。第8页/共129页第八页，共129页。2023/2/792.2.组合逻辑电路设计方法组合逻辑电路设计方法(fngf)(fngf)举例。举例。例4-3 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止(fngzh)误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：解：(1)(1)分析设计要求，设输入输出变量分析设计要求，设输入输出变量(binling
7、)(binling)并逻辑赋值；并逻辑赋值；输入变量：烟感输入变量：烟感A A 、温感、温感B B，紫外线光感，紫外线光感C C；输出变量：报警控制信号输出变量：报警控制信号Y Y。逻辑赋值：用逻辑赋值：用1 1表示肯定，用表示肯定，用0 0表示否定。表示否定。第9页/共129页第九页，共129页。2023/2/710(2)列真值表；把逻辑关系转换成数字(shz)表示形式；表表3-2 3-2 例例3-33-3真值表真值表 (3)由真值表写逻辑(lu j)表达式，并化简；化简得最简式：第10页/共129页第十页，共129页。2023/2/711图4-3 例4-3的逻辑电路(lu j din l)
8、图 (4)画逻辑电路图：用与非门实现，其逻辑图与例3-1相同。如果(rgu)作以下变换：用一个与或非门加一个非门就可以实现(shxin)，其逻辑电路图如图4-3所示。第11页/共129页第十一页，共129页。2023/2/712例例例例 4-4 4-4 有三个班学生上自习，大教室能容纳两个班学生，有三个班学生上自习，大教室能容纳两个班学生，有三个班学生上自习，大教室能容纳两个班学生，有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯小教室能容纳一个班学生。设计两个教室是否开灯小教室能容纳一个班学生。设计两个教室是否开灯小教室能容纳一个班学生。设计两个教室是
9、否开灯(ki dn(ki dn)的逻辑的逻辑的逻辑的逻辑控制电路，要求如下：控制电路，要求如下：控制电路，要求如下：控制电路，要求如下：(1)(1)一个班学生上自习，一个班学生上自习，一个班学生上自习，一个班学生上自习，开小教室的灯。开小教室的灯。开小教室的灯。开小教室的灯。(2)(2)两个班上自习，两个班上自习，两个班上自习，两个班上自习，开大教室的灯。开大教室的灯。开大教室的灯。开大教室的灯。(3)(3)三个班上自习，三个班上自习，三个班上自习，三个班上自习，两教室均开灯两教室均开灯两教室均开灯两教室均开灯(ki dn(ki dn)。解解解解 （）（）（）（）确定输入、确定输入、确定输入、
10、确定输入、输出变量的个数输出变量的个数输出变量的个数输出变量的个数:根据电路要求，设根据电路要求，设根据电路要求，设根据电路要求，设输入变量、分别表示三个班学生是否上自习输入变量、分别表示三个班学生是否上自习输入变量、分别表示三个班学生是否上自习输入变量、分别表示三个班学生是否上自习,1,1表表表表示上自习示上自习示上自习示上自习,表示不上自习；表示不上自习；表示不上自习；表示不上自习；输出变量、输出变量、输出变量、输出变量、分别表示大分别表示大分别表示大分别表示大教室、小教室的灯是否亮教室、小教室的灯是否亮教室、小教室的灯是否亮教室、小教室的灯是否亮,表示亮表示亮表示亮表示亮,表示灭。表示灭
11、。表示灭。表示灭。第12页/共129页第十二页，共129页。2023/2/713（）（）列真值表：列真值表：如表如表3-4所示。所示。表表表表 4-4 4-4 例例例例 4-3 4-3 的真值表的真值表的真值表的真值表 A B C Y G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1第13页/共129页第十三页，共129页。2023/2/714 ()画逻辑图画逻辑图:逻辑电路逻辑电路(lu j din l)(lu j din l)图如图图如图4.5(a)4.5(a)所示。若要求用所
12、示。若要求用T T与非门，实现该设计电路的设计步骤如下：与非门，实现该设计电路的设计步骤如下：首先首先,将化简后的与或逻辑表达式转换为与非形式；将化简后的与或逻辑表达式转换为与非形式；然后再画然后再画出如图出如图4.5(b)4.5(b)所示的逻辑图；所示的逻辑图；最后，最后，画出用与非门实现的组合画出用与非门实现的组合逻辑电路逻辑电路(lu j din l)(lu j din l)。（）化简:利用(lyng)卡诺图化简,如图3.4所示可得:第14页/共129页第十四页，共129页。2023/2/715图图图图 4-4 4-4 例例例例 4-3 4-3 的卡诺图的卡诺图的卡诺图的卡诺图第15页/
13、共129页第十五页，共129页。2023/2/716图图图图 4-5 4-5 例例例例 4-3 4-3 的逻辑图的逻辑图的逻辑图的逻辑图(a)(a)直接直接直接直接(zhji)(zhji)实现；实现；实现；实现；(b)(b)用与非门实现用与非门实现用与非门实现用与非门实现第16页/共129页第十六页，共129页。2023/2/717练习：练习：1、设计一个、设计一个A、B、C三人表决电路三人表决电路(dinl)。当表。当表决某个提案时，多数人同意，提案通过。用与非门实决某个提案时，多数人同意，提案通过。用与非门实现。现。第17页/共129页第十七页，共129页。2023/2/718作业题作业题
14、作业题作业题P84P841 1、4.14.12 2、4.24.23 3、4.34.34 4、4.44.4第18页/共129页第十八页，共129页。2023/2/719编码器编码器编码器编码器 4.2 4.2 4.2 4.2 常用中规模集成组合常用中规模集成组合常用中规模集成组合常用中规模集成组合(zh)(zh)(zh)(zh)逻逻逻逻辑器件及其应用辑器件及其应用辑器件及其应用辑器件及其应用第19页/共129页第十九页，共129页。2023/2/720人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经
15、把这些(zhxi)逻辑电路制造成中规模集成的组合逻辑电路产品。比较常用的有编码器、译码器、数据选择器、加法器和数值(shz)比较器等等。下面分别进行介绍。第20页/共129页第二十页，共129页。2023/2/721生活(shnghu)中常用十进制数及文字、符号等表示事物。编码器编码器数字电路只能以二进制信号(xnho)工作。用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。实现(shxin)编码的逻辑电路，称为编码器。编码器译码器第21页/共129页第二十一页，共129页。2023/2/722对M个信号编码(binm)时，应如何确定位数N？N位二进制代码可以表示多少个信号？例：对
16、101键盘编码(binm)时，采用几位二进制代码？编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2NM来确定位数N。例：对101键盘编码时，采用(ciyng)了7位二进制代码ASC码。27128101。目前经常使用的编码器有普通编码器和优先编码器两种。第22页/共129页第二十二页，共129页。2023/2/723普通普通普通普通(ptng)(ptng)编码器编码器编码器编码器 定义：任何时刻只允许(ynx)输入一个有效编码请求信号，否则输出将发生混乱。举例：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。图4-4 普通(ptng)编码器的方框图输入：八个信号（
17、对象）输入：八个信号（对象）I0I7 （二值量）（二值量）八个病房呼叫请求输出：三位二进制代码输出：三位二进制代码Y2Y1Y0称八线称八线三线编码器三线编码器对病房编码第23页/共129页第二十三页，共129页。2023/2/724 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 表4-5 编码器输入输出的对应(duyng)关系设输入信号为设输入信号为1 1表示对该输入进行表示对该输入进行(jnxng)(jnxng)编码。编码。任何时刻只允许(ynx)输入一个编码请求表达式、电路图？其它输入取值组合不允许出现，为无关项。第24页/共129页第二十四页，共129页。2023/2/72
18、5优先优先优先优先(yuxin)(yuxin)编码器编码器编码器编码器 在优先(yuxin)编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先(yuxin)权最高的一个进行编码。优先(yuxin)级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先(yuxin)权。第25页/共129页第二十五页，共129页。2023/2/726表4-6 74LS148电路(dinl)的功能表例：八线例：八线三线三线(sn xin)优先编码器优先编码器74LS148 第26页/共129页第二十六页，共129页。2023/2/727 74LS14874LS1
19、48的逻辑功能描述：的逻辑功能描述：(1)(1)编码输入端：逻辑符号输入端编码输入端：逻辑符号输入端 上上面均有面均有“”号，这表示编码号，这表示编码输入低电平有效输入低电平有效。I0I7低电平有效(yuxio)允许编码，但无有效编码请求优先权最高第27页/共129页第二十七页，共129页。2023/2/728(2)(2)编码输出端编码输出端 ：从功能表可以：从功能表可以看出，看出，74LS14874LS148编码器的编码编码器的编码输出是反码输出是反码。Y2、Y1、Y0 第28页/共129页第二十八页，共129页。2023/2/729 （3 3）选通输入端：只有在选通输入端：只有在 =0=0
20、时，编码器才时，编码器才处于处于工作状态工作状态；而在；而在 =1=1时，编码器处于时，编码器处于禁止状禁止状态态，所有输出端均被封锁为高电平。，所有输出端均被封锁为高电平。SS禁止状态工作(gngzu)状态第29页/共129页第二十九页，共129页。2023/2/730允许编码，但无有效编码请求正在优先编码（4 4）选通输出端）选通输出端YS和扩展输出端和扩展输出端YEX：为扩：为扩展编码器功能而设置。展编码器功能而设置。第30页/共129页第三十页，共129页。2023/2/731图4-6 74LS148的逻辑(lu j)符号 以上通过对74LS148编码器逻辑功能的分析，介绍(jisho
21、)了通过MSI器件逻辑功能表了解集成器件功能的方法。要求初步(chb)具备查阅器件手册的能力。不要求背74LS148的功能表。第31页/共129页第三十一页，共129页。2023/2/732图4-7用74LS148 接成的16线4线优先(yuxin)编码器优先权最高(2)片无有效编码请求时才允许(1)片编码编码输出的最高位编码输出为原码第32页/共129页第三十二页，共129页。2023/2/733译码器译码器译码器译码器 译码：编码的逆过程，将编码时赋予(fy)代码的特定含义“翻译”出来。译码器：实现译码功能的电路。常用(chn yn)的译码器有二进制译码器、二-十进制译码器和显示译码器等。
22、二进制代码原来信息编码对象编码译码第33页/共129页第三十三页，共129页。2023/2/734二进制译码器二进制译码器二进制译码器二进制译码器 图4-7 三位二进制译码器的方框图输入：二进制代码输入：二进制代码(di m)(di m)（N N位），位），输出：输出：2N2N个，每个输出仅包含一个最小项。个，每个输出仅包含一个最小项。输入(shr)是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入(shr)状态。因此，又把三位二进制译码器称为3线8线译码器。第34页/共129页第三十四页，共129页。2023/2/7351.74LS1381.74LS138的的逻辑逻辑(lu j)(
23、lu j)功能功能内部(nib)电路图负逻辑(lu j)与非门译码输入端 S为控制端（又称使能端）S=1 译码工作 S=0 禁止译码，输出全1 1 输出端为便于理解功能而分析内部电路第35页/共129页第三十五页，共129页。2023/2/736表表4-6 74LS1384-6 74LS138的功能表的功能表译中为0高电平有效低电平有效禁止译码译码工作第36页/共129页第三十六页，共129页。2023/2/737图4-8 74LS138的逻辑(lu j)符号低电平有效输出三位二进制代码使能端第37页/共129页第三十七页，共129页。2023/2/738如74LS138的功能表所示，当S1接
24、+5V，S2和S3接地时，得到对应个输入端的(dund)输出Y：第38页/共129页第三十八页，共129页。2023/2/73974LS13874LS138的逻辑功能的逻辑功能 三个译码输入端（又称地址输入端）三个译码输入端（又称地址输入端）A2A2、A1A1、A0A0，八个译码输出端，八个译码输出端 ，以及三个控制，以及三个控制端（又称使能端）端（又称使能端）、。、，是译码器的控制输入端，当是译码器的控制输入端，当 =1=1、+=0(+=0(即即 =1,=1,和和 均为均为0)0)时，时，G GS S输出为高电平，译码器处于工作状态。否则，译输出为高电平，译码器处于工作状态。否则，译码器被禁
25、止，所有的输出端被封锁在高电平。码器被禁止，所有的输出端被封锁在高电平。S1S2S1S2S3S1S2S3S1S3S2Y0Y7S3第39页/共129页第三十九页，共129页。2023/2/740当译码器处于工作(gngzu)状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端上方均有“”符号。Y0Y7第40页/共129页第四十页，共129页。2023/2/741 2.应用举例 (1)功能扩展(利用(lyng)使能端实现)图3-9 用两片74LS138 译码器构成(gu
26、chng)4 线16线译码器A3=0时，片时，片工作工作(gngzu)，片，片禁止禁止 A3=1时，片禁止，片工作扩展位控制使能端第41页/共129页第四十一页，共129页。2023/2/742(2)(2)实现实现(shxin)(shxin)组合逻辑函数组合逻辑函数F F（A A，B B，C C）比较以上两式可知，把比较以上两式可知，把3线线8线译码器线译码器74LS138地址输入端（地址输入端（A2A1A0）作为逻辑函数的输）作为逻辑函数的输入变量（入变量（ABC），译码器的每个输出端），译码器的每个输出端Yi都与某一都与某一个最小项个最小项mi相对应，加上适当的门电路，就可以利相对应，加上
27、适当的门电路，就可以利用译码器实现组合逻辑函数。用译码器实现组合逻辑函数。第42页/共129页第四十二页，共129页。2023/2/743例例4-4 4-4 试用试用(shyng)74LS138(shyng)74LS138译码器实现逻辑译码器实现逻辑函数：函数：解：因为解：因为(yn wi)则则第43页/共129页第四十三页，共129页。2023/2/744因此，正确连接控制输入端使译码器处于工作因此，正确连接控制输入端使译码器处于工作状态，将状态，将 、经一个与非门输、经一个与非门输出，出，A A2 2、A A1 1、A A0 0分别作为输入变量分别作为输入变量A A、B B、C C，就可实
28、，就可实现组合逻辑函数。现组合逻辑函数。Y1YYYY图4-10例4-4电路图第44页/共129页第四十四页，共129页。2023/2/745二二二二-十进制译码器十进制译码器十进制译码器十进制译码器 二十进制译码器的逻辑功能是将输入的BCD码译成十个输出(shch)信号。图4-11 二十进制译码器74LS42的逻辑(lu j)符号第45页/共129页第四十五页，共129页。2023/2/746表表4-7 4-7 二二-十进制十进制译码器译码器74LS4274LS42的功能表的功能表译中为0拒绝伪码第46页/共129页第四十六页，共129页。2023/2/747设计设计(shj)举例：举例：1、
29、用译码器设计、用译码器设计(shj)组合逻辑电路组合逻辑电路例：试用例：试用3线线-8线译码器线译码器74LS138和适当的门电路构成和适当的门电路构成一个一个1位二进制全加器。位二进制全加器。解解:已知全加器真值表已知全加器真值表Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1第47页/共129页第四十七页，共129页。2023/2/748Sn=(1,2,4,7)Cn=(3,5,6,7)用用2个与非门和一个个与非门和一个(y)4选选1实现两输出电路设计。实现两输出电路设计。第48页/
30、共129页第四十八页，共129页。2023/2/749显示显示显示显示(xi(xi nsh)nsh)译码器译码器译码器译码器在数字测量仪表(ybio)和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。数字显示电路是数字设备不可缺少的部分。数字显示电路通常由显示译码器、驱动器和显示器等部分组成，如图4-12所示。第49页/共129页第四十九页，共129页。2023/2/750图4-12 数字显示(xinsh)电路的组成方框图 1.1.数字显示器件数字显示器件 数字显示器件是用来显示数字、文字或者符号的器数字显示器件是用来显示
31、数字、文字或者符号的器件，常见的有辉光数码管、荧光件，常见的有辉光数码管、荧光(ynggung)(ynggung)数码管、数码管、液晶显示器、发光二极管数码管、场致发光数字板、等液晶显示器、发光二极管数码管、场致发光数字板、等离子体显示板等等。本书主要讨论发光二极管数码管。离子体显示板等等。本书主要讨论发光二极管数码管。第50页/共129页第五十页，共129页。2023/2/751（1）发光(f un)二极管（LED）及其驱动方式 LED具有许多优点，它不仅有工作电压低(1.53V)、体积小、寿命长、可靠性高等优点，而且响应速度快(100ns)、亮度比较高。一般LED的工作电流选在510mA，
32、但不允许超过最大值（通常为50mA）。LED可以直接(zhji)由门电路驱动。第51页/共129页第五十一页，共129页。2023/2/752 图（a）是输出(shch)为低电平时，LED发光，称为低电平驱动；图（b）是输出(shch)为高电平时，LED发光，称为高电平驱动；采用高电平驱动方式的TTL门最好选用OC门。图4-13 门电路驱动(q dn)LED(a)低电平驱动(q dn)(b)高电平驱动(q dn)R为限流电阻第52页/共129页第五十二页，共129页。2023/2/753图4-14七段显示(xinsh)LED数码管(a)外形图(b)共阴型(c)共阳型 (2)LED数码管LED数
33、码管又称为半导体数码管，它是由多个LED按分段(fn dun)式封装制成的。LED数码管有两种形式：共阴型和共阳型。公共(gnggng)阴极公共阳极高电平驱动低电平驱动第53页/共129页第五十三页，共129页。2023/2/754图4-15 七段数码管字形(z xn)显示方式2 2七段显示七段显示(xinsh)(xinsh)译码器译码器（1）七段字形显示方式LED数码管通常采用图3-15所示的七段字形显示方式来表示(biosh)0-9十个数字。第54页/共129页第五十四页，共129页。2023/2/755图4-1674LS49的逻辑(luj)符号 （2）七段显示(xinsh)译码器灭灯控制
34、(kngzh)端8421BCD码七段代码 七段显示器译码器把输入的七段显示器译码器把输入的BCD码，翻译成驱动码，翻译成驱动七段七段LED数码管各对应段所需的电平。数码管各对应段所需的电平。74LS49是一种七段显示译码器。是一种七段显示译码器。第55页/共129页第五十五页，共129页。2023/2/756表表4-8 74LS49的功能表的功能表8421BCD码禁止码灭灯状态(zhungti)第56页/共129页第五十六页，共129页。2023/2/757译码输入(shr)端：D、C、B、A，为8421BCD码；七段代码输出端：abcdefg，某段输出为高电平时该段点亮，用以驱动(qdn)高
35、电平有效的七段显示LED数码管；灭灯控制端：IB，当IB=1时，译码器处于正常译码工作状态；若IB=0，不管D、C、B、A输入什么信号，译码器各输出端均为低电平，处于灭灯状态。利用IB信号，可以控制数码管按照要求处于显示或者灭灯状态，如闪烁、熄灭首尾部多余的0等。第57页/共129页第五十七页，共129页。2023/2/758图4-17 74LS49驱动(q dn)LED数码管电路 图4-17是一个用七段显示译码器74LS49驱动(q dn)共阴型LED数码管的实用电路。第58页/共129页第五十八页，共129页。2023/2/759如何用如何用74LS13874LS138译码器实现如下逻辑译
36、码器实现如下逻辑(lu j)(lu j)函函数？数？复习复习(fx)(fx)第59页/共129页第五十九页，共129页。2023/2/760作业题作业题作业题作业题P85P851 1、3.73.7（1 1、3 3）2 2、3.173.17第60页/共129页第六十页，共129页。2023/2/761数据数据数据数据(shj)(shj)选择器选择器选择器选择器加法器加法器加法器加法器数值数值数值数值(shz)(shz)比较器比较器比较器比较器第61页/共129页第六十一页，共129页。2023/2/762复习复习(fx)(fx)LED数码管有哪两种形式(xngsh)？高电平有效的七段显示译码器应
37、驱动哪种LED数码管？第62页/共129页第六十二页，共129页。2023/2/763在多路数据传送过程中，能够根据需要将其中任意(rny)一路挑选出来的电路，叫做数据选择器，也称为多路选择器,其作用相当于多路开关。常见的数据选择器有四选一、八选一、十六选一电路。数据数据数据数据(shj)(shj)(shj)(shj)选择器选择器选择器选择器第63页/共129页第六十三页，共129页。2023/2/764以四选一数据以四选一数据以四选一数据以四选一数据(shj)(shj)(shj)(shj)选择器为例。选择器为例。选择器为例。选择器为例。(1)四选一数据(shj)选择器的逻辑电路图图4-1 四
38、选一数据(shj)选择器电路数据选择器的工作原理数据选择器的工作原理数据选择器的工作原理数据选择器的工作原理地址输入端控制输入端数据输入端输出端第64页/共129页第六十四页，共129页。2023/2/765(2)(2)(2)(2)四选一数据四选一数据四选一数据四选一数据(shj)(shj)(shj)(shj)选择器的功选择器的功选择器的功选择器的功能表能表能表能表表4-1四选一数据(shj)选择器的功能表输入输出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D3第65页/共129页第六十五页，共129页。2023/2/766八选一数据八选一数据八选一数据八选一数据
39、(shj)(shj)选择器选择器选择器选择器74LS15174LS151三个地址输入端三个地址输入端A2、A1、A0，八个数据输入端八个数据输入端D0D7，两个互补输出的数据输出端两个互补输出的数据输出端Y和和Y，一个控制输入端一个控制输入端S。图图4-2 74LS1514-2 74LS151的逻辑的逻辑(lu j)(lu j)符号符号 第66页/共129页第六十六页，共129页。2023/2/767表表4-2 74LS1514-2 74LS151的功能表的功能表禁止状态 工作状态 第67页/共129页第六十七页，共129页。2023/2/768应用应用应用应用(yngyng)(yngyng)
40、举例举例举例举例1.1.功能扩展功能扩展 用两片八选一数据用两片八选一数据(shj)(shj)选择器选择器74LS15174LS151，可以构成十六选一数据，可以构成十六选一数据(shj)(shj)选择器。选择器。试回忆用两片38线译码器74LS138实现416线译码器的方法。利用(lyng)使能端（控制端）。第68页/共129页第六十八页，共129页。2023/2/769图4-3 用74LS151构成(guchng)十六选一数据选择器 扩展位接控制端A3=1时，片时，片禁止禁止(jnzh)，片片工作工作A3=0时，片时，片工作工作(gngzu)，片，片禁止禁止 输出需适当处理（该例接或门）仿
41、真仿真 第69页/共129页第六十九页，共129页。2023/2/7702 2 2 2 实现实现实现实现(shxin)(shxin)(shxin)(shxin)组合逻辑函数组合逻辑函数组合逻辑函数组合逻辑函数比较(bjio)可知，表达式中都有最小项mi，利用数据选择器可以实现各种组合逻辑函数。组合逻辑组合逻辑(lu j)(lu j)函数函数8选14选1第70页/共129页第七十页，共129页。2023/2/771例4-5 试用八选一电路(dinl)实现 解：将A、B、C分别(fnbi)从A2、A1、A0输入，作为输入变量，把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为根
42、据根据(gnj)八选一数据选择器的功能，八选一数据选择器的功能，令令第71页/共129页第七十一页，共129页。2023/2/772具体具体(jt)(jt)电路见图电路见图4-44-4：图4-4 例4-5电路图D0=D3=D5=D7=1D1=D2=D4=D6=0S0仿真仿真(fn(fn zhzhn)n)第72页/共129页第七十二页，共129页。2023/2/773A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11真值表对照(duzho)法注意变量(binling)高低位顺序！第73页/共129页第七十三页，共129页。2023/2/7
43、74 例例4-64-6试用八选一电路实现三变量多数试用八选一电路实现三变量多数(dush)(dush)表表决电路。决电路。表4-11例4-6的真值表A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11 解：假设三变量解：假设三变量(binling)(binling)为为A A、B B、C C，表决结果为，表决结果为F F，则真值表如表，则真值表如表4-114-11所示。所示。第74页/共129页第七十四页，共129页。2023/2/775在八选一电路(dinl)中，将A、B、C从A2、A1、A0输入，令D3=D5=D6=D7=1D0=D1
44、=D2=D4=0S0FY则可实现三变量(binling)多数表决电路，具体电路图请读者自行画出。则第75页/共129页第七十五页，共129页。2023/2/776思考：若用8选1实现4变量的函数，或者用4选1实现3变量的函数，即地址(dzh)输入端的个数比变量个数小1，如何实现？如：A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11输入输出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D3第76页/共129页第七十六页，共129页。2023/2/777例4-7图47是由双4选1数据选择器74LS153和门电路
45、组成(zchn)的组合逻辑电路。试分析输出Z与输入X3、X2、X1、X0之间的逻辑关系。分析分析分析分析(fnx)(fnx)举例举例举例举例图45 例4-7电路图第77页/共129页第七十七页，共129页。2023/2/778（1）划分功能块 本题只有一块MSI电路，可以只划分一个功能块。（2）分析功能块的功能 通过查74LS153的功能表，知道它是一块双4选1数据选择器。其中：A1、A0是地址输入(shr)端，Y是输出端；74LS153的控制输入(shr)端为低电平有效；数据选择器处于禁止状态时，输出为0。解：解：第78页/共129页第七十八页，共129页。2023/2/779图图4-5电路
46、的输出端是电路的输出端是Z，Z=1Y+2Y；输入端；输入端为为X3、X2、X1、X0。当。当X31时，时，2S1、1S0，数据选择器，数据选择器2处于禁止状态，而数据选择器处于禁止状态，而数据选择器1处处于工作状态；当于工作状态；当X30时，数据选择器时，数据选择器1处于禁止处于禁止状态，数据选择器状态，数据选择器2处于工作状态。处于工作状态。第79页/共129页第七十九页，共129页。2023/2/780图4-7 8选1功能(gngnng)框图显然(xinrn)，图46电路构成了一个8选1数据选择器，其输出为Z，地址输入端为X3、X1、X0。图图46电路可用图电路可用图4-7的功能的功能(g
47、ngnng)框图来表示。框图来表示。第80页/共129页第八十页，共129页。2023/2/781 （3）分析整体电路(dinl)的逻辑功能 把图47电路看成一个8选1数据(shj)选择器，可得出例4-7电路的功能表。表表4-7 4-7 例例4-74-7电路电路(dinl)(dinl)的功能表的功能表X3X2X1X0Z011000110011101001011011000110101110011110分析电路的功能分析电路的功能表，当表，当X3X2X1X0为为8421BCD码码00001001时，电路的输出为时，电路的输出为1，否则输出为，否则输出为0。可见该电路可实可见该电路可实现检测现检测
48、8421BCD码的码的逻辑功能逻辑功能。第81页/共129页第八十一页，共129页。2023/2/782加法器加法器算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元(dnyun)。本节介绍实现加法运算的逻辑电路。全加器本章的3.1节讨论过半加器电路，它是不考虑低位进位的加法器。全加器能把本位两个加数An、Bn 和来自(li z)低位的进位Cn-1三者相加，得到求和结果Sn 和该位的进位信号Cn。第82页/共129页第八十二页，共129页。2023/2/783表3-12全加器的真值表Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10
49、 11 1 00 11 1 11 1An Bn Cn-1由真值表写最小项之和式，再稍加变换(binhun)得：第83页/共129页第八十三页，共129页。2023/2/784Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表写最小项之和式，再稍加变换(binhun)得：第84页/共129页第八十四页，共129页。2023/2/785图4-7全加器（a）电路图（b）逻辑(luj)符号由表达式得逻辑图：第85页/共129页第八十五页，共129页。2023/2/786多位加法器多位加法
50、器多位加法器多位加法器74LS283电路是一个四位(s wi)加法器电路，可实现两个四位(s wi)二进制数的相加，其逻辑符号如图3-23所示。全加器可以实现两个一位二进制数的相加，要实现多位二进制数的相加，可选用(xunyng)多位加法器电路。第86页/共129页第八十六页，共129页。2023/2/787图图4-8 74LS2834-8 74LS283电路电路(dinl)(dinl)的逻辑符号的逻辑符号CI是低位的进位，CO是向高位的进位，A3A2A1A0和B3B2B1B0是两个二进制待加数(jish)，S3、S2、S1、S0是对应各位的和。第87页/共129页第八十七页，共129页。20