《数字电子技术——组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数字电子技术——组合逻辑电路.ppt（48页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子技术数字电子技术组组合逻辑电路合逻辑电路第3章 组合逻辑电路 第第3 3章章 组合逻辑电路组合逻辑电路 3.1 组合逻辑电路的分析方法组合逻辑电路的分析方法 3.2 组合逻辑电路的设计方法组合逻辑电路的设计方法3.3 若干常用的组合逻辑电路若干常用的组合逻辑电路3.4 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象第3章 组合逻辑电路 3.1 组合逻辑电路的分析方法组合逻辑电路的分析方法数字电路分类数字电路分类：组合逻辑电路和时序逻辑电路。组合电路逻辑功能特点组合电路逻辑功能特点：任意时刻的输出仅取决于该时刻的输入，而与信号作用前电路原来的状态无关；时序电路逻辑功能特点时序
2、电路逻辑功能特点：任意时刻的输出不仅取决于该时刻的输入，而与信号作用前电路原来的状态有关。图3-1 输入、输出组合逻辑电路的框图第3章 组合逻辑电路 图3-1中输出变量与输入变量之间可表示为：组合电路的分析步骤组合电路的分析步骤：1.由已知的逻辑图，写出相应的逻辑函数式；2.对函数式进行化简；3.根据化简后的函数式列真值表，找出其逻辑功能。第3章 组合逻辑电路 例3-1试分析图3-3所示电路的逻辑功能，并指出该电路的用途。图3-2 例3-1的逻辑图第3章 组合逻辑电路 解：1.由逻辑图，写函数式：2.化简得：3.列真值表：第3章 组合逻辑电路 3.2 组合逻辑电路的设计方法组合逻辑电路的设计方
3、法组合电路的设计分为组合电路的设计分为：SSI设计和MSI设计，SSI设计的基本单元电路为门电路，MSI设计的基本单元电路为中规模集成电路。组合电路的设计步骤组合电路的设计步骤：1.进行逻辑抽象；2.写出逻辑函数式；3.选定设计所用器件的类型；4.化简或变换；5.画逻辑图。第3章 组合逻辑电路 例3-2设计一个三变量的多数表决电路。当输入变量中有两个或两个以上同意时，提议被通过；否则，提议不被通过。解：1.进行逻辑抽象：第3章 组合逻辑电路 2.写出逻辑函数式：3.选定器件类型为小规模集成电路的设计。4.化简得：5.画逻辑图：第3章 组合逻辑电路 3.3 若干常用的组合逻辑电路若干常用的组合逻
4、辑电路3.3.1 编码器编码器 编码器编码器是能够实现编码功能的电路。1 二进制编码器1）二进制普通编码器 图3-3 3位二进制普通编码器的逻辑图 第3章 组合逻辑电路 逻辑功能：将 编成000代码，将 编成001代码，依次类推，将 编成111代码。表3-3 3位二进制普通编码器的真值表 第3章 组合逻辑电路 2）二进制优先编码器图3-4 3位二进制优先编码器的逻辑图 第3章 组合逻辑电路 表3-4 3位二进制优先编码器74LS148的真值表 第3章 组合逻辑电路 例3-3试用两片74LS148实现一个16线-4线优先编码器，将 16个低电平信号编成11110000代码。要求 优先级最高。解：
5、第3章 组合逻辑电路 3.3.2 译码器译码器译码器是能够实现译码功能的电路。1二进制译码器1）译码器74LS138 图3-5 中规模集成3位二进制译码器 第3章 组合逻辑电路 当 时，控制端有效，输出函数表达式为：第3章 组合逻辑电路 表3-5 中规模集成3线-8线译码器74LS138的真值表 第3章 组合逻辑电路 例3-4试用两片74LS138实现一个4线-16线译码器，要求将4位二进制代码00001111分别译成16个低电平信号。解：第3章 组合逻辑电路 2）用74LS138实现多输出逻辑函数的步骤：a)将待求函数式化成最小项和的形式，并转换成与非-与非式；b)画逻辑图。例3-5试用74
6、LS138实现多输出逻辑函数：第3章 组合逻辑电路 解：a)将待求函数式化成最小项和的形式：转换成与非-与非式得：第3章 组合逻辑电路 b)画逻辑图：令 第3章 组合逻辑电路 2显示译码器显示译码器:用于驱动显示器的译码器。七段半导体数码管，是由七段独立的发光二极管组成，通过这七段独立的发光二极管的不同点亮组合，来显示十个不同的数字。(a)外形图 (b)共阴极 (c)共阳极 图3-6 半导体数码管 第3章 组合逻辑电路 表3-6 七段显示译码器的真值表第3章 组合逻辑电路 写函数式：化简得：第3章 组合逻辑电路 图3-7 七段显示译码器7448的逻辑图 第3章 组合逻辑电路 用七段显示译码器7
7、448直接驱动共阴极的七段半导体数码管的驱动电路：图3-8 七段显示译码驱动电路第3章 组合逻辑电路 ：称为灯测试输入端，低电平有效。当 =0时，数码管显示数字8，表明该数码管正常工作；否则，数码管不能正常显示。数码管正常显示时，应令端接高电平。：称为灭零输入端，低电平有效，用于将无效的零灭掉。：称为消隐输入/灭零输出端，均为低电平有效。第3章 组合逻辑电路 例3-6设计一个有灭零控制的10位数码显示系统，要求保留小数点后一位有效数字。解：第3章 组合逻辑电路 3.3.3 数据选择器数据选择器数据选择器：是能够按照给定的地址将某个数据从一组数据中选出来的电路。1.双四选一数据选择器74LS15
8、3图3-9 双四选一数据选择器74LS153的逻辑图第3章 组合逻辑电路 当 =0，即控制端有效时实现数据选择功能，输出逻辑函数式：表3-7 双四选一数据选择器74LS153的真值表 第3章 组合逻辑电路 例3-7试用1个双四选一数据选择器74LS153接成1个八选一数据选择器。中国最大的资料库下载解：第3章 组合逻辑电路 2.八选一数据选择器74LS152图3-9八选一数据选择器74LS152的逻辑图第3章 组合逻辑电路 其函数式：表3-8 八选一数据选择器74LS152的真值表第3章 组合逻辑电路 3.用数据选择器实现逻辑函数的步骤：1）变换。2）画逻辑图。例3-8用四选一数据选择器实现函
9、数 。解：1）变换：四选一数据选择器的输出函数式：令 ，并代入待求函数式得：第3章 组合逻辑电路 令所以可得：2）画逻辑图：第3章 组合逻辑电路 3.3.4加法器加法器 半加半加：不考虑进位直接把两个二进制数相加。全加全加：考虑低位来的进位，把两个一位二进制数及低位送来的进位一起相加。1一位半加器 表3-9 一位半加器的真值表第3章 组合逻辑电路 由表3-14，可得出相应的函数式为画逻辑图：图3-10 一位半加器的逻辑图第3章 组合逻辑电路 一位半加器的逻辑符号：图3-11 一位半加器的逻辑符号2一位全加器 表3-10 一位全加器的真值表第3章 组合逻辑电路 化简后的函数式为：画逻辑图：图3-
10、34 一位双全加器74LS183的1/2逻辑图第3章 组合逻辑电路 一位全加器的逻辑符号：图3-12 一位全加器的逻辑符号 3串行进位加法器图3-13 四位串行进位加法器的逻辑图 第3章 组合逻辑电路 3.3.5 数值比较器数值比较器数值比较器:能够实现两个二进制数的大小比较功能的电路。1一位数值比较器 表3-11 一位数值比较器的真值表写函数式：第3章 组合逻辑电路 画逻辑图得：图3-14 一位数值比较器的逻辑图第3章 组合逻辑电路 24位数值比较器图315 4位数值比较器CC14585的逻辑图第3章 组合逻辑电路 输出函数式为：以两片CC14585实现一个8位数值比较器的逻辑图：图3-16
11、 8位数值比较器第3章 组合逻辑电路 3.4 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象3.4.1 竞争竞争-冒险现象的产生冒险现象的产生竞争：是指门电路的两个输入信号同时向相反的逻辑电平跳变的现象。冒险:是指由于竞争的存在，在门电路的输出端可能出现尖峰脉冲的现象。图3-17 与门电路的竞争-冒险现象第3章 组合逻辑电路 图3-18或门电路的竞争-冒险现象第3章 组合逻辑电路 3.4.2 竞争竞争-冒险现象的判断冒险现象的判断只有一个变量状态发生变化情况，电路是否存在竞争-冒险的判断方法：看该电路的逻辑函数式在一定条件下，是否能够转换成或 的情况，若能，则该电路存在竞争-冒险；否则，该电路不存在竞争-冒险。例3-12试判断图3-19所示电路是否存在竞争-冒险，已知任何瞬间只有一个变量状态发生变化。图3-19 例3-12的电路第3章 组合逻辑电路 解：图3-19的逻辑函数式为：当 时，上式可以转换成故该电路存在竞争-冒险。3.4.3 竞争竞争-冒险现象的消除方法冒险现象的消除方法由于竞争-冒险，在电路中产生的尖峰脉冲是电路中的噪声，需要设法消除，常用的消除方法有：引入封锁脉冲；引入选通脉冲；修改逻辑设计；接入滤波电容。