《时序逻辑电路分析举例.pdf》由会员分享，可在线阅读，更多相关《时序逻辑电路分析举例.pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、-时序逻辑电路分析例题时序逻辑电路分析例题1、分析下图时序逻辑电路。解：1、列出驱动方程：J1 K112、列出状态方程：将驱动方程代入 JK 触发器的特性方程Q*JQ/K/Q得：3、列出输出方程：4、列出状态转换表：（1）当 A=1 时：*/Q1/Q2 Q1Q2；Y Q1/Q2根据：Q1*Q1/；Q2得：（2）当 A=0 时：*/Q1Q2Q1/Q2；Y Q1Q2得：根据：Q1*Q1/；Q25、画状态转换图：6、说明电路实现的逻辑功能：此电路是一个可逆 4 进制（二位二进制）计数器，CLK 是计数脉冲输入端，A 是加减控制端，Y 是进位和借位输出端。当控制输入端 A 为低电平 0 时，对输入的脉
2、冲进行加法计数，计满4 个脉冲，Y 输出端输出一个高电平进位信号。当控制输入端 A 为高电平 1 时，对输入的脉冲进行减法计数，计满 4 个脉冲，Y 输出端输出一个高电平借位信号。2、如图所示时序逻辑电路，试写出驱动方程、状态方程，画出状态图，说明该电路的功能。.z.-Q1FFQ0FF01=11J=11J=1Z&C1C11K11K1*Qnn11Qnn10Q1Q0Z解：驱动方程状态方程000010输出方程0011001、状态转换表，如表010001转换图，略。0110002、这是一个 3 进制加100100当*=0 时为加计数101000通过 Z 向高位进110011为减计数器，计满111000
3、高位借位；能自启动。例 3、分析下图所示的计数器电路（设初始状态是 0），要求（1）画出状态转换图。（2）画出时序图。（3）说明是多少进制计数器。.z.XCP所示。状态减计数器，器，计满后位；*=1 时后通过Z向-Q01JC11KQ1JC1QQ1Q1KQ1CPFF0FF1答：（1）（2）时序图CPQ0Q14、分析下图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路实现的的逻辑功能。A 为输入变量。解：（1）列写方程驱动方程：触发器的驱动方程为：（2）列写方程驱动方程：触发器的特性方程为：Q*D将驱动方程代入特性方程可得状态方程为：/（3）列写输出方程：Y
4、 A/Q1Q2 AQ1/Q2.z.-（4）列出状态转换表：当 A=1 时：*/Q1/Q2 Q1Q2；Y Q1/Q2根据：Q1*Q1/；Q2得：当 A=0 时：*/Q1Q2Q1/Q2；Y Q1Q2得：根据：Q1*Q1/；Q2（5）画状态转换图：（6）说明电路实现的逻辑功能：（2 分）此电路是一个可逆 4 进制计数器，CLK 是计数脉冲输入端，A 是加减控制端，Y是进位和借位输出端。当控制输入端 A 为低电平 0 时，对输入的脉冲进行加法计数，计满 4 个脉冲，Y 输出端输出一个高电平进位信号。当控制输入端 A 为高电平 1 时，对输入的脉冲进行减法计数，计满4 个脉冲，Y 输出端输出一个高电平借位信号。.z.