《时序逻辑电路分析精.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路分析精.ppt（45页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、时序逻辑电路分析第1页，本讲稿共45页4.2.2 时序逻辑电路的分类：时序逻辑电路的分类：按时序电路中触发器的动作特点来分：按时序电路中触发器的动作特点来分：1.同步时序电路同步时序电路2.异步时序电路异步时序电路按时序电路输出信号的特点来分：按时序电路输出信号的特点来分：1.米里型（米里型（Mealy)2.莫尔型莫尔型 (Moore)第2页，本讲稿共45页时序电路时序电路同步：同步：存储电路里所有触发器有一个统一的时钟源，存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新它们的状态在同一时刻更新。异步：异步：没有统一的时钟脉冲或没有时钟脉冲，电路没有统一的时钟脉冲或没有时钟脉冲
2、，电路的状态更新不是同时发生的。的状态更新不是同时发生的。第3页，本讲稿共45页Mealy Mealy 型和型和 Moore Moore型时序电路型时序电路 电路的输出是电路的输出是输入变量及触发器现态输入变量及触发器现态的函数，的函数，这类时序电路亦称为这类时序电路亦称为Mealy型电路型电路 Mealy电路电路第4页，本讲稿共45页电路输出电路输出仅仅取决于各触发器的现态仅仅取决于各触发器的现态，而不受电路当时的输入，而不受电路当时的输入信号影响或没有输入变量，这类电路称为信号影响或没有输入变量，这类电路称为Moore型电路型电路 Moore型电路型电路 第5页，本讲稿共45页4.2.3
3、时序逻辑电路的描述方法：时序逻辑电路的描述方法：输出方程:驱动（激励）方程：状态方程：组合电路x1xnZ1Zm存储电路Y1YrQ1Qk1.逻辑方程组逻辑方程组2.状态表状态表3.状态图状态图4.时序图时序图第6页，本讲稿共45页输出方程输出方程激励方程组激励方程组 状态状态方程组方程组1.1.逻辑方程组逻辑方程组举例说明时序逻辑电路描述方法：举例说明时序逻辑电路描述方法：第7页，本讲稿共45页输出方程输出方程状态状态方程组方程组根据方程组列出根据方程组列出状态转换表状态转换表2.2.状态表状态表0 1/00 0/11 11 1/00 0/11 01 0/00 0/00 00 1/00 0/10
4、 1状态表状态表A=1A=0第8页，本讲稿共45页状态表状态表0 1/00 0/11 11 1/00 0/11 01 0/00 0/00 00 1/00 0/10 1A=1A=00/01/00/11/00/11/00/11/03.状态图状态图根据状态表画出状态图根据状态表画出状态图A/Y第9页，本讲稿共45页4.时序图时序图 时序逻辑电路的四种描述方式是可以相互转换的时序逻辑电路的四种描述方式是可以相互转换的状态表状态表0 1/00 0/11 11 1/00 0/11 01 0/00 0/00 00 1/00 0/10 1A=1A=0根据状态表画出波形图根据状态表画出波形图状态表状态表0 1/
5、00 0/11 11 1/00 0/11 01 0/00 0/00 00 1/00 0/10 1A=1A=0第10页，本讲稿共45页4.3 时序逻辑电路的分析时序逻辑电路的分析4.3.1 分析同步时序逻辑电路的一般步骤分析同步时序逻辑电路的一般步骤4.3.2 同步时序逻辑电路分析举例同步时序逻辑电路分析举例4.3.3 分析异步时序逻辑电路的一般步骤分析异步时序逻辑电路的一般步骤4.3.4 异步时序逻辑电路分析举例异步时序逻辑电路分析举例第11页，本讲稿共45页时序逻辑电路分析的任务：分析时序逻辑电路在输入信号的作用下，其状态和输出信号状态和输出信号变化的规律，变化的规律，进而确定电路的逻辑功能
6、。时序电路的逻辑能是由其状态和输出信号的变化的规律呈现出来的。所以，分析过程主要是列出电路状态表或画出状态图、工作波形图。分析过程的主要表现形式分析过程的主要表现形式:第12页，本讲稿共45页4.3.1 分析同步时序逻辑电路的一般步骤分析同步时序逻辑电路的一般步骤:1.了解电路的组成：了解电路的组成：电路的输入、输出信号、触发器的类型等电路的输入、输出信号、触发器的类型等.确定电路的逻辑功能。确定电路的逻辑功能。3.列出状态转换表、画出状态图和波形图；列出状态转换表、画出状态图和波形图；2.根据给定的时序电路图，写出下列各逻辑方程式：根据给定的时序电路图，写出下列各逻辑方程式：()输出方程；输
7、出方程；()各触发器的激励各触发器的激励(驱动驱动)方程方程;（3）状态方程）状态方程:将每个触发器的驱动方程代入其特性将每个触发器的驱动方程代入其特性(状态状态)方程得状态方程。方程得状态方程。第13页，本讲稿共45页例例1 1 试分析如图所示时序电路的逻辑功能。试分析如图所示时序电路的逻辑功能。4.3.2 同步时序逻辑电路分析举例同步时序逻辑电路分析举例电路是由两个电路是由两个上升沿触发的上升沿触发的T 触发触发器组成的同步、器组成的同步、Mealy时序电路。时序电路。解：解：(1)(1)了解电路组成。了解电路组成。第14页，本讲稿共45页(2)根据电路列出三个方程组根据电路列出三个方程组
8、激励方程组激励方程组:T0=A T1=AQ0 输出方程组输出方程组:Y=AQ1Q0 将激励方程组代入将激励方程组代入T触发器的特性方程得状态方程组触发器的特性方程得状态方程组第15页，本讲稿共45页(3)(3)根据状态方程组和输出方程列出状态表根据状态方程组和输出方程列出状态表Y=A Q1Q00 0/11 1/01 11 1/01 0/01 01 0/00 1/00 10 1/00 0/00 0A=1A=0第16页，本讲稿共45页(4)画出状态图画出状态图0 0/11 1/01 11 1/01 0/01 01 0/00 1/00 10 1/00 0/00 0A=1A=0第17页，本讲稿共45页
9、(5)逻辑功能分析逻辑功能分析观察状态图可知，电路是一个由信号观察状态图可知，电路是一个由信号A控制的可控控制的可控二进制计数器。当二进制计数器。当A=0时停止计数，电路状态保持不变；时停止计数，电路状态保持不变；当当A=1时，在时，在CP上升沿到来后电路状态值加上升沿到来后电路状态值加1，一旦计数到，一旦计数到11状态，状态，Y 输出输出1，且电路状态将在下一个，且电路状态将在下一个CP上升沿回到上升沿回到00。输出信号输出信号Y的下降沿可用于触发进位操作。的下降沿可用于触发进位操作。第18页，本讲稿共45页例例2 2 试分析如图所示时序电路的逻辑功能。试分析如图所示时序电路的逻辑功能。电路
10、是由两个下降沿触发的电路是由两个下降沿触发的JK触发器组成的莫尔型同步时序电路。触发器组成的莫尔型同步时序电路。解：解：1.1.了解电路组成。了解电路组成。J2=K2=X Q1 J1=K1=1Y=Q2Q1 2.2.写出下列各逻辑方程式：写出下列各逻辑方程式：输出方程输出方程激励方程激励方程第19页，本讲稿共45页J2=K2=X Q1 J1=K1=1将激励方程代入将激励方程代入JK触发器的特性方程得状态方程触发器的特性方程得状态方程整理得：整理得：FF2FF1第20页，本讲稿共45页3.列出其状态转换表，画出状态转换图Y=Q2Q1 1 11 00 10 0X=1X=0状态转换表状态转换表1 0/
11、10 0/10 1/01 1/00 0/01 0/01 1/00 1/0第21页，本讲稿共45页状态图 1 0/10 0/11 10 1/01 1/01 00 0/01 0/00 11 1/00 1/00 0X=1X=0画出状态图第22页，本讲稿共45页X=0时时电路功能：可逆计数器电路功能：可逆计数器 X=1时时电路进行加电路进行加1 1计数计数电路进行减电路进行减1 1计数计数 。.确定电路的逻辑功能确定电路的逻辑功能.第23页，本讲稿共45页例例3 分析下图所示的同步时序电路。分析下图所示的同步时序电路。激励方程组激励方程组输出方程组输出方程组 Z0=Q0 Z1=Q1 Z2=Q21.根据
12、电路列出逻辑方程组根据电路列出逻辑方程组:第24页，本讲稿共45页得状态方程得状态方程2.列出其状态表将激励方程代入将激励方程代入D 触发器的特性方程得状态方程触发器的特性方程得状态方程1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1 00 1 00 0 10 0 10 0 0状态表第25页，本讲稿共45页3.画出状态图画出状态图 状态表1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1 00 1 00 0 10 0 10 0 0第26页，本讲稿共45页3.画出
13、时序图画出时序图第27页，本讲稿共45页由状态图可见，电路的有效状态是三位循环码。由状态图可见，电路的有效状态是三位循环码。从时序图可看出，电路正常工作时，各触发器的从时序图可看出，电路正常工作时，各触发器的Q端轮流出现端轮流出现一个宽度为一个一个宽度为一个CP周期脉冲信号周期脉冲信号,循环周期为循环周期为3TCP。电路的功能为脉。电路的功能为脉冲分配器或节拍脉冲产生器。冲分配器或节拍脉冲产生器。4、逻辑功能分析、逻辑功能分析第28页，本讲稿共45页4.3.3 异步时序逻辑电路的分析一一.异步时序逻辑电路的分析方法：异步时序逻辑电路的分析方法：分析步骤分析步骤:3.3.确定电路的逻辑功能。确定
14、电路的逻辑功能。2.2.列出状态转换表、画出状态图和波形图；列出状态转换表、画出状态图和波形图；1.1.写出下列各逻辑方程式：写出下列各逻辑方程式：b)b)触发器的激励方程；触发器的激励方程；c)c)输出方程输出方程d)d)状态方程状态方程a)a)时钟方程时钟方程第29页，本讲稿共45页例1 分析如图所示异步电路1.1.写出电路方程式写出电路方程式 时钟方程时钟方程输出方程输出方程激励方程激励方程 CP0=CLK求电路状态方程求电路状态方程 触发器如有时钟脉冲的上升沿作用时，其状态变化；触发器如有时钟脉冲的上升沿作用时，其状态变化；如无时钟脉冲上升沿作用时，其状态不变。如无时钟脉冲上升沿作用时
15、，其状态不变。CP1=Q04.3.4.异步时序逻辑电路的分析举例 CP0=CLKCP1=Q0第30页，本讲稿共45页 3.3.列状态表、画状态图列状态表、画状态图00 CP0CP1Qn0Qn1CLK 1 11 1 0 x11 0 1 00 1 0 x00 0 1 1(X-无触发沿无触发沿 ,-有有触发沿触发沿)CP1=Q0CP0=CLK4.逻辑功能分析逻辑功能分析该电路是一个异步二进制减计数器，该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。也信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。可把它看作为一个序列信号发生器。第31页，本讲稿共45页4.4 同步时序逻辑
16、电路的设计 同步时序逻辑电路的设计是分析的逆过程同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。逻辑问题的要求，设计出能实现给定逻辑功能的电路。4.4.1 设计同步时序逻辑电路的一般步骤同步时序电路的设计过程同步时序电路的设计过程第32页，本讲稿共45页(1)根据给定的逻辑功能建立原始状态图和原始状态表根据给定的逻辑功能建立原始状态图和原始状态表(2)状态化简状态化简-求出最简状态图求出最简状态图；合并等价状态，消去多余状态的过程称为状态化简合并等价状态，消去多余状态的过程称为状态化简等价状态等价状态：在相同的输入下有相同的
17、输出，并转换到同一个次在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。态去的两个状态称为等价状态。明确电路的输入条件和相应的输出要求，分别确定输入变量明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。和输出变量的数目和符号。找出所有可能的状态和状态转换之间的关系。找出所有可能的状态和状态转换之间的关系。根据原始状态图建立原始状态表。根据原始状态图建立原始状态表。第33页，本讲稿共45页(3)状态编码（状态分配）；状态编码（状态分配）；(4)选择触发器的类型选择触发器的类型(6)画出逻辑图并检查自启动能力。画出逻辑图并检查自启动能力。给每个状态赋
18、以二进制代码的过程。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，根据状态数确定触发器的个数，(5)求出电路的激励方程和输出方程求出电路的激励方程和输出方程；（M:状态数状态数;n:触发器的个数）触发器的个数）2n-1M2n 第34页，本讲稿共45页同步计数器的设计举例例:设计一个同步5进制加法计数器(1）根据设计要求，设定状态，求得状态转换图和状态表。(2)该状态图不需化简。S0/0S1/0S2/0S3/0S4/1现态次态进位输出S0S10S1S20S2S30S3S40S4S01第35页，本讲稿共45页（3）状态分配，列状态转换编码表。现态次态进位输出Q2n Q1n Q0n Q
19、2n+1Q1n+1Q0n+1Z0 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001（4）选择触发器。选用JK触发器及其激励表。Q n Q n+1JK 0 00 0 11 1 01 1 10第36页，本讲稿共45页（5）求各触发器的激励函数和进位输出函数。现态次态激励激励激励进位输出Q2n Q1n Q0nQ2n+1Q1n+1Q0n+1J2 k2J1 k1J0 k0z0 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001Q n Q n+1JK 0 00 0 11 1 01 1 100
20、0 1 0 1 10 0 1 1 1 1 1 0 0 1 0 11 1 01 1 1 激励表第37页，本讲稿共45页（5）求各触发器的驱动方程和进位输出方程。J2=Q1nQ0nJ1=k1=Q0nJ0=Q2nZ=Q2n100 01 11 1001J2100 01 11 1001k2K2=1100 01 11 1001101k1J11100 01 11 101100 01 11 1001k000 01 11 10J0K0=10110100 01 11 10ZJ1J0Z第38页，本讲稿共45页（6）画逻辑图。（7）检查能否自启动000/0001/0010/0011/0100/1111/1110/11
21、01/1如果电路进入无效状态101、110、111时，在CP 脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。QC1C1Q1K1J1J1J1K1KC1Q2Q0QQ1CPZ进位输出QQQ第39页，本讲稿共45页例例2:设计一个串行数据检测器。电路的输入信号设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的是与时钟脉冲同步的串行数据，要求电路在串行数据，要求电路在X信号输入出现信号输入出现110序列时，输出信号序列时，输出信号Z为为1，否则为否则为0。如：输入序列如：输入序列X=001101011001，输出，输出Z=000010000100解解:1.根据给定的逻辑
22、功能建立原始状态图和原始状态表根据给定的逻辑功能建立原始状态图和原始状态表分析分析:设初始状态为设初始状态为a a，在，在a a状态下若输入信号状态下若输入信号X=1X=1，由于它是序列中，由于它是序列中的第一个数字，应把此状态记下，且进入的第一个数字，应把此状态记下，且进入b b状态，同时输出状态，同时输出Z=0Z=0；若；若输入信号输入信号X=0X=0，由于它不是序列中的第一个数字，不必记忆此状态，由于它不是序列中的第一个数字，不必记忆此状态，下一个状态返回到下一个状态返回到a a，且输出，且输出Z=0Z=0。依此分析，得出原始状态图。依此分析，得出原始状态图。第40页，本讲稿共45页 2
23、.2.状态化简状态化简状态化简状态化简列出原始状态转换图及状态表列出原始状态转换图及状态表现态次态/输出X=0X=1aa/0b/0ba/0c/0cd/1c/0da/0b/0现态次态输出X=0X=1aa/0b/0ba/0c/0ca/1c/0abc0/01/00/01/01/00/1第41页，本讲稿共45页Mealy 型：输出是当前状态和所有输入信号的函数，它的输出是在输入变化后立即发生的，不依赖于时钟的同步，属于异步输出状态机。Moore型：输出仅为当前状态的函数，这类状态机在输入发生变化时还必须等待时钟的到来，时钟使状态发生变化时才导致输出的变化。采用VHDL编写程序实现。利用有限状态机，从有限状态机的信号输出方式上分为Mealy 型和 Moore型。这两种型式可互相转换第42页，本讲稿共45页clkxresetzabc0/01/00/01/01/00/1110序列检测器的图符Mealy 型110序列检测器的状态转换图VHDL参见 sX/Z第43页，本讲稿共45页采用 Moore型状态机的110序列检测器的状态图A状态，初始状态：输出0B状态，记忆1：输出0C状态，记忆11：输出0D状态，记忆110：输出1输出仅为当前状态的函数VHDL参见第44页，本讲稿共45页Mealy型110序列检测器的功能仿真波形图Moore 型110序列检测器的功能仿真波形图第45页，本讲稿共45页