《《内存工作原理》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《内存工作原理》PPT课件.ppt（52页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialFAE新人培训教材内存工作原理篇n n材料准备材料准备材料准备材料准备:冼伟莹冼伟莹冼伟莹冼伟莹n n主讲主讲主讲主讲:冼伟莹冼伟莹冼伟莹冼伟莹n n日期日期日期日期:2008-:2008-Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialSDR的工作过程SDRAM芯片初始化、行有效、列读写时序芯片初始化、行有效、列读写时序 Ramaxel Technology LimitedRamaxel
2、 Technology LimitedConfidential芯片初始化 在在SDRAM芯片内部还有一个逻辑控制单元，并且有一个芯片内部还有一个逻辑控制单元，并且有一个模式寄存器为其提供控制参数。因此，每次开机时模式寄存器为其提供控制参数。因此，每次开机时SDRAM都要先对这个控制逻辑核心进行初始化。关键的都要先对这个控制逻辑核心进行初始化。关键的阶段就在于模式寄存器（阶段就在于模式寄存器（MR，Mode Register）的设置，）的设置，简称简称MRS（MR Set），这一工作由北桥芯片在），这一工作由北桥芯片在BIOS的控的控制下进行，寄存器的信息由地址线来提供。制下进行，寄存器的信息由
3、地址线来提供。SDRAM模式寄存器所控制的操作参数：地址线提供不同模式寄存器所控制的操作参数：地址线提供不同的的0/1信号来获得不同的参数。在设置到信号来获得不同的参数。在设置到MR之后，就开始之后，就开始了进入正常的工作状态了进入正常的工作状态 Ramaxel Technology LimitedRamaxel Technology LimitedConfidential内存初始化时序图操作参数Ramaxel Technology LimitedRamaxel Technology LimitedConfidential行有效 初始化完成后，要想对一个初始化完成后，要想对一个L-Bank(L
4、ogical Bank)中的阵中的阵列进行寻址，首先就要确定行（列进行寻址，首先就要确定行（Row），使之处于活动状），使之处于活动状态（态（Active），然后再确定列。虽然之前要进行片选和），然后再确定列。虽然之前要进行片选和L-Bank的定址，但它们与行有效可以同时进行。的定址，但它们与行有效可以同时进行。从下图中可以看出，在从下图中可以看出，在CS#、L-Bank定址的同时，定址的同时，RAS（Row Address Strobe，行地址选通脉冲）也处于有，行地址选通脉冲）也处于有效状态。此时效状态。此时An地址线则发送具体的行地址。如图中是地址线则发送具体的行地址。如图中是A0-A1
5、1，共有，共有12个地址线，由于是二进制表示法，所以共个地址线，由于是二进制表示法，所以共有有4096个行（个行（212=4096），），A0-A11的不同数值就确定了的不同数值就确定了具体的行地址。由于行有效的同时也是相应具体的行地址。由于行有效的同时也是相应L-Bank有效，有效，所以行有效也可称为所以行有效也可称为L-Bank有效。有效。Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialRamaxel Technology LimitedRamaxel Technology LimitedConfidentia
6、l列读写 行地址确定之后，就要对列地址进行寻址了。但是，地址行地址确定之后，就要对列地址进行寻址了。但是，地址线仍然是行地址所用的线仍然是行地址所用的A0-A11（本例）。没错，在（本例）。没错，在SDRAM中，行地址与列地址线是共用的。不过，读中，行地址与列地址线是共用的。不过，读/写的写的命令是怎么发出的呢？其实没有一个信号是发送读或写的命令是怎么发出的呢？其实没有一个信号是发送读或写的明确命令的，而是通过芯片的可写状态的控制来达到读明确命令的，而是通过芯片的可写状态的控制来达到读/写写的目的。显然的目的。显然WE#信号就是一个关键。信号就是一个关键。WE#无效时，当无效时，当然就是读取命
7、令。然就是读取命令。列寻址信号与读写命令是同时发出的。虽然地址线与行寻列寻址信号与读写命令是同时发出的。虽然地址线与行寻址共用，但址共用，但CAS（Column Address Strobe，列地址选通脉，列地址选通脉冲）信号则可以区分开行与列寻址的不同，配合冲）信号则可以区分开行与列寻址的不同，配合A0-A9，A11（本例）来确定具体的列地址。（本例）来确定具体的列地址。Ramaxel Technology LimitedRamaxel Technology LimitedConfidential此表中，除了自刷新命令外，所有命令都是默认CKE有效 Ramaxel Technology Li
8、mitedRamaxel Technology LimitedConfidential然而，在发送列读写命令时必须要与行有效命令有一个间然而，在发送列读写命令时必须要与行有效命令有一个间隔，这个间隔被定义为隔，这个间隔被定义为tRCD，即，即RAS to CAS Delay（RAS至至CAS延迟），大家也可以理解为行选通周延迟），大家也可以理解为行选通周期，这应该是根据芯片存储阵列电子元件响应时间（从一期，这应该是根据芯片存储阵列电子元件响应时间（从一种状态到另一种状态变化的过程）所制定的延迟。种状态到另一种状态变化的过程）所制定的延迟。tRCD是是SDRAM的一个重要时序参数，可以通过主板的
9、一个重要时序参数，可以通过主板BIOS经过经过北桥芯片进行调整，但不能超过厂商的预定范围。广义的北桥芯片进行调整，但不能超过厂商的预定范围。广义的tRCD以时钟周期（以时钟周期（tCK，Clock Time）数为单位，比如）数为单位，比如tRCD=2，就代表延迟周期为两个时钟周期，就代表延迟周期为两个时钟周期 Ramaxel Technology LimitedRamaxel Technology LimitedConfidential数据输出（读）在选定列地址后，就已经确定了具体的存储单元，剩下的在选定列地址后，就已经确定了具体的存储单元，剩下的事情就是数据通过数据事情就是数据通过数据I/O
10、通道（通道（DQ）输出到内存总线上）输出到内存总线上了。但是在了。但是在CAS发出之后，仍要经过一定的时间才能有数发出之后，仍要经过一定的时间才能有数据输出，从据输出，从CAS与读取命令发出到第一笔数据输出的这段与读取命令发出到第一笔数据输出的这段时间，被定义为时间，被定义为CL（CAS Latency，CAS潜伏期）。由于潜伏期）。由于CL只在读取时出现，所以只在读取时出现，所以CL又被称为读取潜伏期（又被称为读取潜伏期（RL，Read Latency）。）。CL的单位与的单位与tRCD一样，为时钟周期数，一样，为时钟周期数，具体耗时由时钟频率决定。具体耗时由时钟频率决定。Ramaxel T
11、echnology LimitedRamaxel Technology LimitedConfidential数据输出（写）数据写入的操作也是在数据写入的操作也是在tRCD之后进行，但此时没有了之后进行，但此时没有了CL（记住，（记住，CL只出现在读取操作中），行寻址与列寻址只出现在读取操作中），行寻址与列寻址的时序图和上文一样，只是在列寻址时，的时序图和上文一样，只是在列寻址时，WE#为有效状态。为有效状态。Ramaxel Technology LimitedRamaxel Technology LimitedConfidential突发长度突发（突发（Burst）是指在同一行中相邻的存储单
12、元连续进行）是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到存储单元（列）的数数据传输的方式，连续传输所涉及到存储单元（列）的数量就是突发长度（量就是突发长度（Burst Lengths，简称，简称BL）。）。在目前，在目前，由于内存控制器一次读由于内存控制器一次读/写写P-Bank位宽的数据，也就是位宽的数据，也就是8个个字节，但是在现实中小于字节，但是在现实中小于8个字节的数据很少见，所以一个字节的数据很少见，所以一般都要经过多个周期进行数据的传输。般都要经过多个周期进行数据的传输。人们开发了突发传输技术，只要指定起始列地址与突发长人们开发了突发传输技术，只要指定起始列
13、地址与突发长度，内存就会依次地自动对后面相应数量的存储单元进行度，内存就会依次地自动对后面相应数量的存储单元进行读读/写操作而不再需要控制器连续地提供列地址。这样，除写操作而不再需要控制器连续地提供列地址。这样，除了第一笔数据的传输需要若干个周期（主要是之前的延迟，了第一笔数据的传输需要若干个周期（主要是之前的延迟，一般的是一般的是tRCD+CL）外，其后每个数据只需一个周期的）外，其后每个数据只需一个周期的即可获得。即可获得。Ramaxel Technology LimitedRamaxel Technology LimitedConfidential刷新之所以称为DRAM，就是因为它要不断
14、进行刷新（Refresh）才能保留住数据，因此它是DRAM最重要的操作。刷新操作分为两种：自动刷新（Auto Refresh，简称AR）与自刷新（Self Refresh，简称SR）。数据掩码 为了屏蔽不需要的数据，人们采用了数据掩码（Data I/O Mask，简称DQM）技术。通过DQM，内存可以控制I/O端口取消哪些输出或输入的数据。Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialRamaxel Technology LimitedRamaxel Technology LimitedConfidentialD
15、DRRamaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR的起源1999年由JEDEC（Joint Electron Device Engineering Council，联合电子设备工程委员会）组织开发DDR内存。Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR的工作原理DDR采用了双信号触发沿传输技术。在工作时钟信号的基础上生成一个双倍于它的参考触发信号，数据的传输将以这个信号的上升沿为准，由于其频率是时钟信号的一倍，就相当于
16、在工作时钟信号的上升与下降沿来传输数据（不过寻址脉冲频率仍与工作时钟同步）。DDR与SDRAM一样是并行传输、并行扩容。就是多一个DQS参考触发信号。Ramaxel Technology LimitedRamaxel Technology LimitedConfidential数据选取脉冲（数据选取脉冲（DQS）DQS是DDR SDRAM中的重要功能，它的功能主要用来在一个时钟周期内准确的区分出每个传输周期，并便于接收方准确接收数据。每一颗芯片都有一个DQS信号线，它是双向的，在写入时它用来传送由北桥发来的DQS信号，读取时，则由芯片生成DQS向北桥发送。完全可以说，它就是数据的同步信号。在读
17、取时，DQS与数据信号同时生成（也是在CK与CK#的交叉点）。在上面的DQS写入时序图中，可以发现写入延迟已经不是0了，在发出写入命令后，DQS与写入数据要等一段时间才会送达。这个周期被称为DQS相对于写入命令的延迟时间（tDQSS，WRITE Command to the first corresponding rising edge of DQS）Ramaxel Technology LimitedRamaxel Technology LimitedConfidential读操作时序图写操作时序图Ramaxel Technology LimitedRamaxel Technology Li
18、mitedConfidential和SDRAM的区别1.双倍的数据传输率。2.外观上看，金手指数增加为184pin,定位槽变为一个。3.工作电压2.5V，低于SDRAM的3.3V。4.DDR266 RAM 相对于PC133的对整机性能的提高大致是10-15%。Ramaxel Technology LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 DDRDDR与与与与SDRSDR的异同的异同的异同的异同 SDR DDR Clock Rate 100/133M
19、100/133M（差分时钟）Data Rate 100/133M 200/266M CAS Latency 2/3 1.5/2/2.5 Singal Group DQS、VrefBandwidth(B/s)800/1050M 1600/2100MLevel Interface LVTTL(3.3V)SSTL_(2.5V)Ramaxel Technology LimitedRamaxel Technology LimitedConfidential差分时钟F1F1：CLK&CLK#CLK&CLK#F2F2：Differential ClockDifferential Clock记忆科技（深圳）有
20、限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 Ramaxel Technology LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 DQS Ramaxel Technology LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 DQS Waveform Ramaxel Technolog
21、y LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 Read OperationRamaxel Technology LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 Write OperationRamaxel Technology LimitedRamaxel Technology LimitedConfidenti
22、al记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 Block DiagramBlock DiagramRamaxel Technology LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 2n-Prefetch ReadRamaxel Technology LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深
23、圳）有限公司记忆科技（深圳）有限公司 2n-Prefetch WriteRamaxel Technology LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 SSTL_2 Series TerminationTends to quiet the bus for large oscillations 10W-18WParallelTermination 22-27WTermVoltage VddQ/2VttR/Rs_m/cRsRsRsRsDIMM Serie
24、s Termination 22WStub Series Terminated Logic for 2.5VRamaxel Technology LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 DDR SubsystemRamaxel Technology LimitedRamaxel Technology LimitedConfidential记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司记忆科技（深圳）有限公司 DDR 原理小
25、结原理小结q 控制信号在时钟的上升沿有效，数据控制信号在时钟的上升沿有效，数据信号在信号在 时钟的上升、下降沿均有效。时钟的上升、下降沿均有效。qSSTL_2 SSTL_2 适合数据的快速翻转适合数据的快速翻转,低功耗低功耗q Differential Clock 提供更精确的时钟提供更精确的时钟信号信号q DQS 的使用使数据的读写更可靠的使用使数据的读写更可靠Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR的技术DDR技术则是完全开放的，其中包括了芯片组、内存芯片和模组的设计。这可以让芯片组厂商迅速推出D
26、DR芯片组，内存与模组厂商也可以迅速进行转产.Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR2Ramaxel Technology LimitedRamaxel Technology LimitedConfidential计算机系统发展对内存的要求带宽提升稳定性增加成本降低Ramaxel Technology LimitedRamaxel Technology LimitedConfidential DDR DDR DDR2 DDR2 Clock Rate Clock Rate 100/133/167 10
27、0/133/167 (差分时钟）差分时钟）200/266/333 200/266/333 （差分时钟）（差分时钟）Data Rate Data Rate 200/266/333 200/266/333 400/533/667 400/533/667Bandwidth(B/s)Bandwidth(B/s)1.6/2.1/2.7G 1.6/2.1/2.7G 3.2/4.2/5.4G 3.2/4.2/5.4G 预取功能预取功能 2bit 2bit 4bit 4bitLevel InterfaceLevel Interface SSTL_(2.5V)SSTL_(2.5V)SSTL_18(1.8V)SS
28、TL_18(1.8V)其他其他 -POST CAS POST CAS ODT/OCD ODT/OCD 差分差分DQSDQSDDR与与DDR对比对比Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR VS.DDRII DDR2峰值带宽 带宽数据率64BIT(Signal)128bit(daul)400MHZ3.2G/S6.4G/S533MHZ4.3G/S8.6G/S800MHZ6.4G/S12.8G/S DDR1 峰值带宽 带宽数据率64bit(signal)128bit(daul)200MHZ1.6G/S3.2
29、G/S266MHZ2.1G/S4.2G/S400MHZ3.2/S6.4G/SRamaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR的4N Prefetch DDR DDR 采用采用采用采用4bit4bit数据预取功能数据预取功能数据预取功能数据预取功能,使使使使DDR DDR 数据传输性能更好数据传输性能更好数据传输性能更好数据传输性能更好 DDR DDR 的的的的CoreCore采用的是较低的工作频率采用的是较低的工作频率采用的是较低的工作频率采用的是较低的工作频率,未来成本底未来成本底未来成本底未来成本底 DD
30、R DDR 采用这种技术给未来进一步提升性能带来空间采用这种技术给未来进一步提升性能带来空间采用这种技术给未来进一步提升性能带来空间采用这种技术给未来进一步提升性能带来空间Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR的4N Prefetch4n-Prefetch Read 4n-Prefetch Write Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialSSTL_18 LEVEL INTERFACERamaxel Techn
31、ology LimitedRamaxel Technology LimitedConfidentialDDR VS.DDRII 功耗Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR TECHNOLOGYPost CASOCD(On Die Termination.)ODT(Off-Chip Driver)Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR IIPosted CAS v列地址信号列地址信号CAS紧跟着行地址信号紧
32、跟着行地址信号RAS 出现在总线上出现在总线上;v提高地址和控制总线的利用率，满足提高地址和控制总线的利用率，满足DDRII 高数据带宽需高数据带宽需求。求。Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR IIOff-Chip Driver(OCD)impedance adjustment 通通过过OCD 功能精确控制功能精确控制驱动输驱动输出阻抗出阻抗满足驱动所要求的满足驱动所要求的V/I 曲线。曲线。Ramaxel Technology LimitedRamaxel Technology Limited
33、ConfidentialDDR IIRamaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR IIOn Die Termination 允许内存控制器通过允许内存控制器通过DRAM 芯片上的芯片上的 ODT 管脚管脚 独立的打开独立的打开/关闭任关闭任一颗一颗DRAM的的DATA、DQS、DM管脚内部的终端电阻，管脚内部的终端电阻，来改善内存来改善内存通道的信号完整性。通道的信号完整性。Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDD
34、R IIRamaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR SYSTEM DDR DDR 系统中系统中系统中系统中 unbuff DIMM unbuff DIMM将采用全新的将采用全新的将采用全新的将采用全新的240pin240pin的形式的形式的形式的形式 DDR DDR 系统中系统中系统中系统中RegeditRegedit也采用也采用也采用也采用240pins240pins的链接技术的链接技术的链接技术的链接技术 DDR DDR 系统中系统中系统中系统中 SO-DIMM SO-DIMM可能将继续沿用可能将继
35、续沿用可能将继续沿用可能将继续沿用200pins200pins的链接方的链接方的链接方的链接方法。法。法。法。DDR DDR 240pins Connect Footprint 240pins Connect FootprintData Group 0-3 CB(Fully GND Ref.)Add/CMD(Ref VDD)Data Group 4-7 CB(Fully GND Ref.)Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDRII内存样品Ramaxel Technology LimitedRamax
36、el Technology LimitedConfidential速度提升给信号完整性带来更多调整速度提升给信号完整性带来更多调整速度提升给信号完整性带来更多调整速度提升给信号完整性带来更多调整DDR DDR 全部采用新技术解决这个问题全部采用新技术解决这个问题全部采用新技术解决这个问题全部采用新技术解决这个问题 DDR DDR 全部采用全部采用全部采用全部采用BGABGA封装形式，减少寄生效应，封装形式，减少寄生效应，封装形式，减少寄生效应，封装形式，减少寄生效应，提供信号质量更优良提供信号质量更优良提供信号质量更优良提供信号质量更优良 在在在在ICIC内部增加匹配技术（内部增加匹配技术（内
37、部增加匹配技术（内部增加匹配技术（ODTODT）在不同负载下的信）在不同负载下的信）在不同负载下的信）在不同负载下的信号匹配问题号匹配问题号匹配问题号匹配问题BGABGA封装形式给信号测量带来新的挑战封装形式给信号测量带来新的挑战封装形式给信号测量带来新的挑战封装形式给信号测量带来新的挑战BGABGA的信号测量方法目前是各个团队都在开发的信号测量方法目前是各个团队都在开发的信号测量方法目前是各个团队都在开发的信号测量方法目前是各个团队都在开发的一项技术。的一项技术。的一项技术。的一项技术。DDR MEASUREMNETRamaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR3Ramaxel Technology LimitedRamaxel Technology LimitedConfidentialDDR3的新特点1.8-bit 预取,提升带宽的关键技术。2.重置Reset。3.根据温度自刷新(省电)。4.Fly-by架构,提供更好的信号完整性。5.DDR3允许内存控制器完成命令与数据之间的时间差调整.6.优化的管脚分布,改善电源分布.7.可提供更大的内存容量.8.Vref分成两组(命令与地址/数据总线).9.P2P连接.