《微机原理第五章 存储器幻灯片.ppt》由会员分享，可在线阅读，更多相关《微机原理第五章 存储器幻灯片.ppt（48页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、微机原理第五章 存储器第1页，共48页，编辑于2022年，星期六1 概述概述一、存储器分类一、存储器分类存储器存储器内存储器内存储器（半导体存（半导体存储器）储器）外存储器外存储器（外设）（外设）随机存储器随机存储器RAM只读存储器只读存储器ROM静态存储器（静态存储器（SRAM）动态存储器（动态存储器（DRAM）掩膜掩膜ROMPROMEPROMEEPROM硬盘硬盘软盘软盘光盘光盘磁带磁带闪存闪存第2页，共48页，编辑于2022年，星期六寄存器组寄存器组高速缓存高速缓存Cache系统主存储器系统主存储器硬盘硬盘Cache磁盘存储器磁盘存储器磁带存储设备磁带存储设备光盘存储设备光盘存储设备微型计
2、算机系统中的存储器分级组成微型计算机系统中的存储器分级组成在在CPU内部的通用寄存器内部的通用寄存器集成度小的集成度小的静态静态RAM简称内存，用于简称内存，用于存放运行的程序存放运行的程序和数据和数据红区为半导体存储器红区为半导体存储器绿区其它介质存储器绿区其它介质存储器第3页，共48页，编辑于2022年，星期六1.内存储器特点：内存储器特点：存放正在运行的程序和数据存放正在运行的程序和数据最大容量取决于最大容量取决于CPU地址总线的根数地址总线的根数不需要接口直接与不需要接口直接与CPU总线相连总线相连 2.RAM与与ROM RAM读读/写存储器，掉电内容丢失，用于存放正在运行的数据写存储
3、器，掉电内容丢失，用于存放正在运行的数据 ROM只读，掉电内容不丢失，用于存放固定程序只读，掉电内容不丢失，用于存放固定程序第4页，共48页，编辑于2022年，星期六二二、存储器的性能指标、存储器的性能指标1.存储器容量：地址单元存储器容量：地址单元*位数位数地址单元地址单元取决于存储器地址线的根数取决于存储器地址线的根数位数位数取决于存储器数据线根数取决于存储器数据线根数例如例如 1KB（10根地址线，根地址线，8根数据线，有根数据线，有1024个地址，每个地址存放个地址，每个地址存放1个字节）个字节）2Kb（11根地址线，根地址线，1根数据线，有根数据线，有2048个地址，每个地址存放个地
4、址，每个地址存放1位）位）32KB（15根地址线，根地址线，8根数据线，有根数据线，有32K个地址，每个地址存放个地址，每个地址存放1个字节）个字节）2.存取时间存取时间从从CPU给出有效的存储器地址启动一次存储器读给出有效的存储器地址启动一次存储器读/写操作，到该操作完成所经历的时间写操作，到该操作完成所经历的时间 3.存取周期存取周期 连续启动两次独立的存储器读连续启动两次独立的存储器读/写操作所需的最小间隔时间写操作所需的最小间隔时间 第5页，共48页，编辑于2022年，星期六4.可靠性可靠性5.性能性能/价格比价格比存储容量存储容量（MB）访访问问时时间间S不同类型存储器的性能比较不同
5、类型存储器的性能比较10-310110-110-50.11101001000软盘软盘磁带磁带硬盘硬盘光盘光盘RAM/ROM磁带技术磁带技术磁盘技术磁盘技术半导体技术半导体技术第6页，共48页，编辑于2022年，星期六2 半导体存储器半导体存储器一、半导体存储器的一般结构半导体存储器的一般结构 存储体存储体CPUCPUCPUCPU来来地地址址寄寄存存器器译译码码驱驱动动电电路路读读写写电电路路数数据据寄寄存存器器控控 制制 逻逻 辑辑启动启动读读/写写地地址址线线数数据据线线控制线控制线第7页，共48页，编辑于2022年，星期六1.存储体（存储体（mn结构存储矩阵。其中每个小方块代表一个基本存储
6、电路；结构存储矩阵。其中每个小方块代表一个基本存储电路；0 01 1n-1n-1字线字线0 0字线字线1 1字线字线m-1m-1位线位线0 0 位线位线1 1 位线位线n-1n-10 01 1n-1n-10 01 1n-1n-1第8页，共48页，编辑于2022年，星期六2.地址寄存器地址寄存器用来存放用来存放CPU访问存储单元的地址访问存储单元的地址3.译码驱动电路译码驱动电路将地址总线输入的地址码转换成与它对应的译码输出线上的高电平或低电平，以表示选中了将地址总线输入的地址码转换成与它对应的译码输出线上的高电平或低电平，以表示选中了某一单元，并由驱动器提供驱动电流去驱动相应的读、写电路某一单
7、元，并由驱动器提供驱动电流去驱动相应的读、写电路 A0A100010203译码原理：译码原理：第9页，共48页，编辑于2022年，星期六4.读读/写电路写电路 完成对被选中单元中的各位的读完成对被选中单元中的各位的读/写操作写操作 5.数据寄存器数据寄存器 暂时存放被读暂时存放被读/写的数据，以协调写的数据，以协调CPU与存储器或与存储器或I/O接口的速度差异接口的速度差异 6.控制逻辑控制逻辑 接收来自接收来自CPU的启动、片选、读的启动、片选、读/写及清除控制信号，经综合处理后，发出一组时序信号写及清除控制信号，经综合处理后，发出一组时序信号来控制读来控制读/写操作写操作 第10页，共48
8、页，编辑于2022年，星期六二、随机存储器二、随机存储器1.静态存储器静态存储器SRAM六六管管存存储储单单元元字线字线VccT3T1AT5T6T4T2BI/OI/O第11页，共48页，编辑于2022年，星期六特点：特点：1）存取速度快，常用于作为高速缓冲存储器（）存取速度快，常用于作为高速缓冲存储器（Cache）2）可读写，失电后信息丢失）可读写，失电后信息丢失3）集成度小（单片存储容量小），功耗大）集成度小（单片存储容量小），功耗大典型芯片：典型芯片：6116（2K8位）位）6264（8K8位）位）62128（16K8位）位）62256（32K8位）位）第12页，共48页，编辑于2022年
9、，星期六32*3232*32的的存储矩阵存储矩阵行行译译码码器器列译码与列译码与I/OI/O控制控制读读/写写控 制数据缓冲器A0A0A4A41 12 23232 R/S CS A9 A8 A7 A6 A5R/S CS A9 A8 A7 A6 A51 2 321 2 32输入输入/输出输出数数 据据SRAM的内部结构的内部结构第13页，共48页，编辑于2022年，星期六字（行）选择线字（行）选择线T5T5 T1T1 T6T6T2T2V VDDDDD DD D T3 T4T3 T4列地址译码器列地址译码器T7T7I/OI/OT8T8I/OI/O位位线线位位线线第14页，共48页，编辑于2022年
10、，星期六SRAM6264芯片的引脚芯片的引脚引脚说明：引脚说明：第15页，共48页，编辑于2022年，星期六刷新放大器刷新放大器(2ms)(2ms)行选择信号行选择信号列选择信号列选择信号数据数据 I/OI/O线线T2C CST T1 12.动态存储器动态存储器DRAM 存储原理：存储原理：第16页，共48页，编辑于2022年，星期六特点：特点：1）由于采用对电容的充放电，存放信息，较）由于采用对电容的充放电，存放信息，较SRAM存取速度慢存取速度慢2）可读写，失电后信息丢失）可读写，失电后信息丢失3）功耗小，集成度高，单片存储容量大（）功耗小，集成度高，单片存储容量大（单片容量可达上单片容量
11、可达上M）4）需要配备刷新电路（）需要配备刷新电路（2ms）典型芯片：典型芯片：2164（64K1位）位）51C256（256K1位）位）HM5116100（16M1位）位）HM5116400（4M 4位）位）第17页，共48页，编辑于2022年，星期六第18页，共48页，编辑于2022年，星期六三、只读存储器三、只读存储器1.掩膜掩膜ROM存储存储原理原理A0A100单元单元01单元单元02单元单元03单元单元D0D1D2D3地地址址译译码码器器Vcc第19页，共48页，编辑于2022年，星期六DSSiO2GN衬底衬底2.光可擦除可编程只读存储器光可擦除可编程只读存储器EPROM存储原理：存
12、储原理：24VP+P+浮栅浮栅MOSDS浮栅管浮栅管字线字线位位线线输输出出位位线线Vcc第20页，共48页，编辑于2022年，星期六特点：特点：1）只读，）只读，失电后信息不丢失失电后信息不丢失2）紫外线光照后，可擦除信息，）紫外线光照后，可擦除信息，3）信息擦除可重新灌入新的信息（程序）信息擦除可重新灌入新的信息（程序）典型芯片（典型芯片（27XX）2716（2K8位），位），2764（8K 8位）位）第21页，共48页，编辑于2022年，星期六第22页，共48页，编辑于2022年，星期六信号源信号源VCCVPP数据端（数据端（D7D0）读方式读方式+5V+5V低低低低低低数据输出数据输出
13、编程方式编程方式+5V+25V高高高高正脉冲正脉冲数据输入数据输入检验方式检验方式+5V+25V低低低低低低数据输出数据输出备用方式备用方式+5V+5V无关无关无关无关高高高阻高阻未选中未选中+5V+5V高高无关无关无关无关高阻高阻CEOEPEM第23页，共48页，编辑于2022年，星期六3.电可擦除可编程只读存储器电可擦除可编程只读存储器EEPROM存储原理：存储原理：信息的储存是通过电荷分布来决定的，编程的过程就是一个信息的储存是通过电荷分布来决定的，编程的过程就是一个电荷的注入过程。编程结束后，尽管撤消了电源，但由于绝电荷的注入过程。编程结束后，尽管撤消了电源，但由于绝缘层的包围，注入的
14、电荷无法泄露，因此电荷分布能维持不缘层的包围，注入的电荷无法泄露，因此电荷分布能维持不变。变。特点：特点：1）只读，）只读，失电后信息不丢失失电后信息不丢失2）加特定电后，可有选择地擦除信息）加特定电后，可有选择地擦除信息3）信息擦除可重新灌入新的信息（程序）信息擦除可重新灌入新的信息（程序）典型芯片（典型芯片（28XX）2816（2K8位），位），2864（8K 8位）位）第24页，共48页，编辑于2022年，星期六引脚引脚信号信号数据线功数据线功能能读方读方式式低低低低高高高高阻阻高阻高阻维持维持方式方式高高无无关关无无关关高高阻阻高阻高阻字节字节写入写入低低高高低低低低输入输入字节字节擦
15、除擦除字节写入前自动擦除字节写入前自动擦除OECEWER/B2864的引脚的引脚2864的引脚功能的引脚功能第25页，共48页，编辑于2022年，星期六3主存储器设计主存储器设计一、设计主要考虑的问题一、设计主要考虑的问题（一）（一）CPU总线的带负载能力总线的带负载能力CPU通过总线与内存、通过总线与内存、I/O接口芯片连接。单个接口芯片连接。单个CPU总线的直流总线的直流负载能力是带一个标准的负载能力是带一个标准的TTL门电路。当门电路。当CPU和大容量的和大容量的ROM、RAM一起使用或扩展成一个多插件系统时，就需要增加总线的驱动一起使用或扩展成一个多插件系统时，就需要增加总线的驱动能力
16、。通常能力。通常8086系统使用系统使用8282地址锁存器和地址锁存器和8286数据驱动器以增数据驱动器以增加总线的驱动能力。加总线的驱动能力。（二）内存与（二）内存与CPU连接时的速度匹配连接时的速度匹配 对对CPU来说，读来说，读/写存储器的操作都有固定的时序（对写存储器的操作都有固定的时序（对8086来来说需要说需要4个时钟周期），由此也就决定了对内存的存取速度要求。个时钟周期），由此也就决定了对内存的存取速度要求。第26页，共48页，编辑于2022年，星期六（三）内存容量的配置、地址分配（三）内存容量的配置、地址分配 1.内存容量配置内存容量配置 CPU寻址能力（地址总线的条数）寻址能
17、力（地址总线的条数）软件的大小（对于通用计算机，这项不作为主要因素）软件的大小（对于通用计算机，这项不作为主要因素）2.区域的分配区域的分配 RAM ROM 3.数据组织数据组织（按字节组织）（按字节组织）16位数据，低位字节在前，高位字节在后，存储器奇偶分体位数据，低位字节在前，高位字节在后，存储器奇偶分体（四）存储器芯片选择（四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等方根据微机系统对主存储器的容量和速度以及所存放程序的不同等方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。面的要求来确定存储器芯片。它包括芯片型号和容量的选择。第27页，共48页，编辑
18、于2022年，星期六00000H00000H3FFFFH3FFFFH40000H40000H9FFFFH9FFFFHA0000HA0000HBFFFFHBFFFFHC0000HC0000HEFFFFHEFFFFHF0000HF0000HF6000HF6000HFFFFFHFFFFFHRAMRAM640KB640KBROMROM256KB256KB保留保留128KB128KB 系统板上系统板上 RAM 256KBRAM 256KBI/OI/O通道中扩展通道中扩展 RAM 384KBRAM 384KB 保留的保留的 RAMRAM 128KB128KB 扩展扩展 ROMROM 198KB198KB
19、16KB16KB 基本基本 ROM40KBROM40KBIBM-PC机内存配置机内存配置第28页，共48页，编辑于2022年，星期六二、二、CPU与存储器的连接与存储器的连接1.地址线的连接地址线的连接CPU要对存储单元进行访问，首先要选择存储器芯片，即进行要对存储单元进行访问，首先要选择存储器芯片，即进行片选。然后在被选中的芯片中选择所要访问的存储单元。在硬片选。然后在被选中的芯片中选择所要访问的存储单元。在硬件上这种寻址的过程就是地址译码。译码分为片外译码和片内件上这种寻址的过程就是地址译码。译码分为片外译码和片内译码。译码。片外译码片外译码产生片选信号，选择芯片产生片选信号，选择芯片 片
20、内译码片内译码选择芯片内地地址选择芯片内地地址第29页，共48页，编辑于2022年，星期六eg：要将：要将6116SRAM放在放在8088CPU最低地址（最低地址（00000H007FFH）A0A10CPUCSA11A196116分析：地址变化情况分析：地址变化情况A19，A15 ，A11，A7 ，A30000，0000，0000，0000，0000 0000，0000，0000，0000，0001 0000，0000，0111，1111，11100000，0000，0111，1111，1111参加片参加片内译码内译码参加片参加片外译码外译码第30页，共48页，编辑于2022年，星期六 片内译
21、码的工作由存储器内置的译码器完成，而片外译码则片内译码的工作由存储器内置的译码器完成，而片外译码则需要根据给存储器分配的地址区间，由用户进行译码电路的设计。需要根据给存储器分配的地址区间，由用户进行译码电路的设计。常用的译码电路：常用的译码电路：与非门与非门3：8译码器译码器Y7=0 1 1 1Y6=0 1 1 0Y5=0 1 0 1Y4=0 1 0 0Y3=0 0 1 1Y2=0 0 1 0Y1=0 0 0 1Y0=0 0 0 0 C B A ABCG1G2AG2BY0Y1Y7当当G1=1，G2A=0，G2B=0第31页，共48页，编辑于2022年，星期六片外译码的方法：片外译码的方法：1）
22、全译码法）全译码法 系统总线中的全部地址总线除片内地址外，全部高位地址都接到片外译系统总线中的全部地址总线除片内地址外，全部高位地址都接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的任一单元都有码电路中参加译码，形成片选信号。因此对应于存储芯片中的任一单元都有唯一的确定的地址唯一的确定的地址。eg：要将：要将6116SRAM放在放在8088CPU最低地址区域最低地址区域 （00000H007FFH）A0A10CPUCSA11A196116第32页，共48页，编辑于2022年，星期六2）部分译码法）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是全部高位系统总线中
23、的地址总线除片内地址外，部分高位地址（不是全部高位地址）接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯地址）接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的单元可有多个地址片中的单元可有多个地址。eg：上例：上例A18，A19不参加译码，不参加译码，A0A10CPUCSA11A176116第33页，共48页，编辑于2022年，星期六A19 A18A17 A16，A15 ，A11，A7 ，A300000H007FFH 0 0 0 0 0 0，0000，0000，0000，0000 0 0，0000，0111，1111，111140000H407FFH 0 1 0 1
24、0 0，0000，0000，0000，0000 0 0，0000，0111，1111，111180000H807FFH 1 0 1 0 0 0，0000，0000，0000，0000 0 0，0000，0111，1111，1111C0000HC07FFH 1 1 1 1 0 0，0000，0000，0000，0000 0 0，0000，0111，1111，1111黑区参加片内译码，红区车间片外译码，蓝区不参加译码黑区参加片内译码，红区车间片外译码，蓝区不参加译码第34页，共48页，编辑于2022年，星期六 6116SRAM 对应了对应了4个地址空间。即：个地址空间。即：00000H007FFH
25、 （A18，A19=0，0）40000H407FFH （A18，A19=0，1）80000H807FFH （A18，A19=1，0）C0000HC07FFH（A18，A19=1，1）第35页，共48页，编辑于2022年，星期六3）线选法（线性选择法）线选法（线性选择法）直接将地址线的高位接到存储器芯片的片选段（直接将地址线的高位接到存储器芯片的片选段（CS），用），用地址线的低位实现对芯片的片内地址选择。适用于内存容量较地址线的低位实现对芯片的片内地址选择。适用于内存容量较小的简单计算机系统。小的简单计算机系统。6232CS6232CS6232CS6232CSCPUA0A11A12A13A14
26、A15eg：第36页，共48页，编辑于2022年，星期六2.数据数据 线的连接线的连接 1）当当CPU的数据线条数与单片存储器的数据线条数相同时，将数的数据线条数与单片存储器的数据线条数相同时，将数据线对位直接连接。据线对位直接连接。CPUD0D7存储器存储器D0D7例：例：27168088第37页，共48页，编辑于2022年，星期六 2）当当CPU的数据线条数比单片存储器的数据线条数多时，的数据线条数比单片存储器的数据线条数多时，将多个存储器的数据线组合起来与将多个存储器的数据线组合起来与CPU数据线对位连接。数据线对位连接。CPUD0D7存储器存储器例：例：80882164D DA0A19
27、地地址址译译码码第38页，共48页，编辑于2022年，星期六 3）当当CPU的数据线条数比单片存储器的数据线条数多时，则根据具体的数据线条数比单片存储器的数据线条数多时，则根据具体情况不同对待。如情况不同对待。如8086CPU与与8位存储器芯片进行数据线的连接时，就应考虑位存储器芯片进行数据线的连接时，就应考虑奇偶分体，这样奇偶分体，这样CPU对存储器既可进行字节操作又可进行字操作。对存储器既可进行字节操作又可进行字操作。地地址址译译码码D0D7 D8D15A1A116116A12A19A0BHECSCS6116偶体偶体奇体奇体8086CPUBHE A0操作操作 0 0字字 0 1高字节高字节
28、 1 0低字节低字节 1 1不操作不操作二次译码二次译码第39页，共48页，编辑于2022年，星期六3.控制控制 线的连接线的连接 RAM：RDOE，WRWE ROM：RD OE 第40页，共48页，编辑于2022年，星期六三、存储器设计实例三、存储器设计实例例例1：现有一个微机系统，现有一个微机系统，CPU采用具有采用具有8位数据线的位数据线的8088CPU，请分析，请分析分别分别RAM和和ROM占用了哪部分地址空间，每个存储器的容量为占用了哪部分地址空间，每个存储器的容量为多少？多少？第41页，共48页，编辑于2022年，星期六A17A16A15A14A13 RE WRD0D7 M/IOA
29、19A188088CPURAM3RAM1RAM2RAM0A0A12CSWEOED0D7ROM1ROM0A0A10CSOED0D7A0A12 Y0 Y1 Y2 Y3G1G2AG2BCBA 3：8译码器译码器M/IOA19A12A11第42页，共48页，编辑于2022年，星期六存储器存储器 地址区间地址区间 A19 A15 A11 A7 A3 小结小结0#RAM 0000，0000，0000，0000，0000，0000，0001，1111，1111，11111#RAM 0000，0010，0000，0000，0000，0000，0011，1111，1111，11112#RAM 0000，0100
30、，0000，0000，0000，0000，0101，1111，1111，11113#RAM 0000，0110，0000，0000，0000，0000，0111，1111，1111，11110#RAM容量为容量为8KB，地址为：地址为：00000H01FFFH1#RAM容量为容量为8KB，地址为：地址为：02000H03FFFH2#RAM容量为容量为8KB，地址为：地址为：04000H05FFFH3#RAM容量为容量为8KB，地址为：地址为：06000H07FFFH第43页，共48页，编辑于2022年，星期六存储器存储器 地址区间地址区间 A19 A15 A11 A7 A3 小结小结0#ROM
31、 1111，1111，0000，0000，0000，1111，1111，0111，1111，11111#ROM 1111，1111，1000，0000，0000，1111，1111，1111，1111，11110#R0M容量为容量为2KB，地，地址为：址为：FF000HFF7FFH1#RAM容量为容量为2KB，地址为：地址为：FF800HFFFFFH结论：结论：1.该系统该系统RAM 4片，每片片，每片8KB，占用从，占用从00000H07FFFH连续连续地址空间；地址空间；2.该系统该系统ROM 2片，每片片，每片2KB，占用从，占用从FF000HFFFFFH连续地连续地址空间；址空间；第4
32、4页，共48页，编辑于2022年，星期六 例例2：将将IBM-PC机（机（8086CPU）的内存容量扩展）的内存容量扩展64K，并将地址安排，并将地址安排在在60000H开始的地址中。开始的地址中。解：解：1）芯片选择）芯片选择 *选选SRAM6264（8KB）*芯片数量芯片数量64K8K=8片（偶数）片（偶数）2）地址分配）地址分配 确定地址空间为确定地址空间为60000H6FFFFH。每两片。每两片6264占一个连续空占一个连续空间，可划分地址空间为间，可划分地址空间为4个区域。个区域。3）系统连接）系统连接第45页，共48页，编辑于2022年，星期六存储器存储器 地址区间地址区间 A19
33、 A15 A11 A7 A3 说明说明第第0，1个个6264（16K）0110，0000，0000，0000，0000，0110，0011，1111，1111，1111奇数芯片占奇数地址奇数芯片占奇数地址偶数芯片占偶数地址偶数芯片占偶数地址第第2，3个个6264（16K）0110，0100，0000，0000，0000，0110，0111，1111，1111，1111第第4，5个个6264（16K）0110，1000，0000，0000，0000，0110，1011，1111，1111，1111第第6，7个个6264（16K）0110，1100，0000，0000，0000，0110，1111
34、，1111，1111，1111地址分配表地址分配表第46页，共48页，编辑于2022年，星期六A1A13D0D7D8D15M3M1M2M4M0M7M6M5A0A12CSWEOED0D7 Y0 Y1 Y2 Y3G1G2AG2BCBA 3：8译码器译码器A0 BHEA18A17A16A15A14 RE WRD0D15 M/IOA198086CPU第47页，共48页，编辑于2022年，星期六 将一个微机系统扩充一片将一个微机系统扩充一片6116，要求：，要求：1）将其放在从）将其放在从A0000H开始的连续地址区域，画出系统连接图；开始的连续地址区域，画出系统连接图；2）编程将）编程将 A放到从放到从A000H：0000HA000H：0100H中。中。作业作业第48页，共48页，编辑于2022年，星期六