《微机原理第五章半导体存储器幻灯片.ppt》由会员分享，可在线阅读，更多相关《微机原理第五章半导体存储器幻灯片.ppt（53页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、微机原理第五章半导微机原理第五章半导体存储器体存储器第1页，共53页，编辑于2022年，星期六第五章 半导体存储器 2主要内容主要内容5.1 概述5.2 随机存取存储器RAM5.3 只读存储器ROM5.4 存储器芯片与CPU的连接5.5 高速缓冲存储器Cache第2页，共53页，编辑于2022年，星期六第五章 半导体存储器 35.1 概述概述5.1.1 存储系统的基本概念存储系统的基本概念5.1.2 存储器的分类存储器的分类5.1.3 存储器的主要性能指标存储器的主要性能指标5.1.4 存储器的组成结构存储器的组成结构第3页，共53页，编辑于2022年，星期六第五章 半导体存储器 45.1.1
2、 存储系统的基本概念存储系统的基本概念n存储器是存储器是一种接收、保存和取出信息（程序、数据、文件）的设备；一种接收、保存和取出信息（程序、数据、文件）的设备；一种具有记忆功能的部件一种具有记忆功能的部件；是计算机的重要组成部分，是是计算机的重要组成部分，是CUPCUP最重要的系统资源之一最重要的系统资源之一。nCPUCPU与存储器的关系如下图所示。与存储器的关系如下图所示。第4页，共53页，编辑于2022年，星期六DSESSSCSIPPSW标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器4321数据暂存器数据暂存器AXBXCXDXAHBHCHDHSIDIBPSPALB
3、LCLDL寄存器组寄存器组指指令令队队列列地址总线地址总线AB数据总线数据总线DB总线总线接口接口控制控制电路电路控制总线控制总线CB运运算算器器地地址址加加法法器器地地址址译译码码器器、指令指令1指令指令2指令指令3指令指令4、数据数据1数据数据29AH、指令指令MOV AL,BX包含一个从存储器读操作包含一个从存储器读操作存储器存储器CPU第5页，共53页，编辑于2022年，星期六第五章 半导体存储器 65.1.2 5.1.2 存储器的分类存储器的分类按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类按存储器存取方式分类按存储器存取方式分类按在微机系统中位置分类按在微机系统中
4、位置分类第6页，共53页，编辑于2022年，星期六第五章 半导体存储器 7按存放信息原理不同5.1.2 5.1.2 存储器的分类存储器的分类按构成存储器的器件和存储介质分类：按构成存储器的器件和存储介质分类：磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。按存储器存取方式分类：按存储器存取方式分类：随机存取存储器随机存取存储器RAM(Random Access Memory)只读存储器只读存储器ROM(Read-Only Memory)又称读写存储器，指能够通过指令随机地、个
5、别地对其中各个单元进行读/写操作的一类存储器。在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。静态静态RAM动态动态RAM掩膜掩膜ROM（MROM）可编程可编程ROM（PROM）可擦除编程可擦除编程ROM（EPROM）按工艺不同第7页，共53页，编辑于2022年，星期六第五章 半导体存储器 85.1.2 5.1.2 存储器的分类存储器的分类按在微机系统中的位置分类：按在微机系统中的位置分类：主存储器（内存，主存储器（内存，Main Memory）辅助存储器（外存，辅助存储器（外存，External Memory）用来存放计算机正在执行的或经常使用的程序和数据。CP
6、U可以直接对它进行访问。一般是由半导体存储器构成，通常装在主板上。存取速度快，但容量有限，其大小受地址总线位数的限制。缓冲存储器（缓存，缓冲存储器（缓存，Cache Memory）用来存放不经常使用的程序和数据，CPU不能直接访问它。属计算机的外部设备,是为弥补内存容量的不足而配置的，容量大，成本低，所存储信息既可以修改也可以长期保存，但存取速度慢。需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。第8页，共53页，编辑于2022年，星期六第五章 半导体存储器
7、95.1.2 存储器的分类小结小结第9页，共53页，编辑于2022年，星期六第五章 半导体存储器 105.1.3 5.1.3 存储器的主要性能指标存储器的主要性能指标n存储器性能指标主要有：存储器性能指标主要有：存储容量、存储速度、可靠性、功耗存储容量、存储速度、可靠性、功耗存储容量、存储速度、可靠性、功耗存储容量、存储速度、可靠性、功耗存储容量存储容量存储容量存储容量：反映存储器可存储信息量的指标。以反映存储器可存储信息量的指标。以字数字数每个字的字长每个字的字长表示。表示。如如 某存储器存储容量为某存储器存储容量为64K8位，即位，即64K字节。字节。存储速度存储速度存储速度存储速度：完成
8、一次访问（读完成一次访问（读/写）存储器的时间。写）存储器的时间。可靠性可靠性可靠性可靠性：可靠性是用平均故障间隔时间可靠性是用平均故障间隔时间MTBF来衡量。来衡量。存取时间存取时间TA（Access Time）表示启动一次存储操作到完成该操作）表示启动一次存储操作到完成该操作 所经历时间；所经历时间；存储周期存储周期TMC（Memory Cycle）两次独立的存储操作之间所需的）两次独立的存储操作之间所需的 最小时间间隔。最小时间间隔。功功功功 耗耗耗耗：通常是指每个存储单元消耗功率的大小。通常是指每个存储单元消耗功率的大小。第10页，共53页，编辑于2022年，星期六第五章 半导体存储器
9、 11微机系统中的存储器分层体系结构微机系统中的存储器分层体系结构简单的二层结构：简单的二层结构：简单的二层结构：简单的二层结构：内内 存存 外外 存存 一般为半导体存储器，也称一般为半导体存储器，也称为短期存储器。为短期存储器。解决读写解决读写速度速度问题问题 包括磁盘（中期存储器）、包括磁盘（中期存储器）、磁带、光盘（长期存储）等。磁带、光盘（长期存储）等。解决存储解决存储容量容量问题问题n微机系统中存储器采用分层体系结构的根本目的：协调速度、容量、成本三者之间的矛盾。微机系统中存储器采用分层体系结构的根本目的：协调速度、容量、成本三者之间的矛盾。第11页，共53页，编辑于2022年，星期
10、六第五章 半导体存储器 12完整的四层结构：完整的四层结构：寄存器寄存器 Cache 主存主存 辅存辅存CPU内部高内部高速电子器件速电子器件L1：CPU内部内部L2：CPU外部外部 一般为静态随一般为静态随机存储器机存储器SRAM一般用动态随机存储器一般用动态随机存储器DRAM存放临存放临时数据，而用闪速存储器时数据，而用闪速存储器FLASH存放存放固化的程序和数据固化的程序和数据磁盘、磁带、磁盘、磁带、光盘等光盘等n cache-主存：解决高速度与低成本的矛盾；主存：解决高速度与低成本的矛盾；n 主存主存-辅存：利用虚拟存储技术解决大容量与低成本的矛盾辅存：利用虚拟存储技术解决大容量与低成
11、本的矛盾 只有主存（内存）占用只有主存（内存）占用CPU的地址空间！的地址空间！内存内存第12页，共53页，编辑于2022年，星期六第五章 半导体存储器 13微机系统中分层的存储器结构微机系统中分层的存储器结构第13页，共53页，编辑于2022年，星期六第五章 半导体存储器 145.1.4 5.1.4 存储器的组成结构存储器的组成结构n半导体存储器一般由以下部分组成：半导体存储器一般由以下部分组成：存储体、地址选择电路、输入输出电路、控制电路存储体、地址选择电路、输入输出电路、控制电路存储体、地址选择电路、输入输出电路、控制电路存储体、地址选择电路、输入输出电路、控制电路存储体存储体：矩阵形式
12、保存数据。地址选择器地址选择器：接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。（1）单译码适用于小容量存储器（2）双译码分为行译码与列译码I/O电路电路：控制信息的读出与写入（包含对I/O信号的驱动及放大处理功能）。控制电路控制电路：片选信号用以实现芯片的选择。读/写控制电路则用来控制对芯片的读/写操作。第14页，共53页，编辑于2022年，星期六第五章 半导体存储器 15静态随机存取存储器静态随机存取存储器SRAM动态随机存取存储器动态随机存取存储器DRAM5.2 随机存取存储器随机存取存储器RAMRAM(Random Access Mem
13、ory)意指随机存取存储器。其工作特点是：在微机系统的工作过程中，可以随机地对其中的各个存储单元进行读写操作。第15页，共53页，编辑于2022年，星期六第五章 半导体存储器 165.2.1 静态随机存取存储器静态随机存取存储器SRAMnSRAM的六管基本存储单元1.T1和和T2组组成成双双稳稳态态触触发发器器，用用于于保保存存数数据据。T3和和T4为为负载管。负载管。2.如如A点为数据点为数据D，则，则B点为点为数据数据/D。3.行行选选择择线线有有效效（高高电电 平平）时时，A、B处处的的数数据据信信息息通通过过门门控控管管T5和和T6送送至至C、D点。点。4.列列选选择择线线有有效效（高
14、高电电 平平）时时，C、D处处的的数数据据信信息息通通过过门门控控管管T7和和T8送送至至芯芯片的数据引脚片的数据引脚I/O。集成度低，但速度快，价格高，集成度低，但速度快，价格高，常用做常用做CacheCache。T1T2ABT3T4+5VT5T6CD列选择线列选择线T7T8I/OI/O行选择线行选择线第16页，共53页，编辑于2022年，星期六第五章 半导体存储器 175.2.1 静态随机存取存储器静态随机存取存储器SRAMn典型存储器静态RAM存储器芯片Intel 2114（1）外部结构 A0-A9：10根地址信号输入引脚。：读写控制信号输入引脚，当为低电平时，使输入三态门导通，信息由数
15、据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。I/O1I/O4：4根数据输入输出信号引脚 ：低电平有效，通常接地址译码器的输出端。+5V：电源。GND：地。地址线数目地址线数目A、数据线数目、数据线数目I/O与芯片容量（与芯片容量（MN）直接相关：）直接相关：2114容量为：容量为：2104bit 即即 1K4第17页，共53页，编辑于2022年，星期六第五章 半导体存储器 185.2.1 静态随机存取存储器静态随机存取存储器SRAMn典型存储器静态RAM存储器芯片Intel 2114（2）内部结构 存储矩阵：存储矩阵：4096个存储电路（6464
16、矩阵）地址译码器：地址译码器：输入为10根线，采用两级译码方式，其中6根用于行译码，4根用于列译码；I/O控制电路：控制电路：分为输入数据控制电路和列IO电路，用于对信息的输入输出进行缓冲和控制；片选及读写控制电路：片选及读写控制电路：用于实现对芯片的选择及读写控制。第18页，共53页，编辑于2022年，星期六第五章 半导体存储器 195.2.2 动态随机存取存储器动态随机存取存储器DRAM 集集成成度度高高，但但速速度度较较慢慢，价价格低，一般用作主存格低，一般用作主存行选择线行选择线T1B存储存储电容电容CA列选列选择线择线T2I/O1.电电容容上上存存有有电电荷荷时时，表表示示存存储储数
17、数据据A为逻辑为逻辑1；2.行选择线有效时，数据通过行选择线有效时，数据通过T1送至送至B处；处；3.列列选选择择线线有有效效时时，数数据据通通过过T2送送至至芯芯片的数据引脚片的数据引脚I/O；4.为为防防止止电电容容C放放电电导导致致数数据据丢丢失失，必必须须定时刷新定时刷新；5.动动态态刷刷新新时时行行选选择择线线有有效效，列列选选择择线线无效（刷新逐行进行）。无效（刷新逐行进行）。刷新放大器刷新放大器nDRAM的单管基本存储单元基本工作原理基本工作原理：依靠T1管栅极电容的充放电原理来保存信息。第19页，共53页，编辑于2022年，星期六第五章 半导体存储器 205.2.2 动态随机存
18、取存储器动态随机存取存储器DRAMn典型存储器动态RAM存储器芯片Intel 2164A（1）外部结构 A0A7：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址；：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当为低电平时，表明芯片当前接收的是行地址；：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址(此时应保持为低电平)；：写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。DIN：数据输入引脚；DOUT：数据输出引脚；VDD：十5V电源引脚；Css：地；N/C：未用引脚。第20页，共53页，编辑于2022年，星期六第五章 半导体存储器 2
19、15.2.2 动态随机存取存储器动态随机存取存储器DRAMn典型存储器动态RAM存储器芯片Intel 2164A（2）内部结构 存储体：存储体：64K1；地址锁存器：地址锁存器：Intel 2164A采用双译码方式，其16位地址信息要分两次送入芯片内部，在芯片内部有一个能保存8位地址信息的地址锁存器；数据输入缓冲器：数据输入缓冲器：用以暂存输入的数据；数据输出缓冲器：数据输出缓冲器：用以暂存要输出的数据；1/4I/O门电路：门电路：由行、列地址信号的最高位控制，能从相应的4个存储矩阵中选择一个进行输入输出操作；第21页，共53页，编辑于2022年，星期六第五章 半导体存储器 225.2.2 动
20、态随机存取存储器动态随机存取存储器SRAMn典型存储器动态RAM存储器芯片Intel 2164A（2）内部结构 行、列时钟缓冲器：行、列时钟缓冲器：用以协调行、列地址的选通信号；写允许时钟缓冲器：写允许时钟缓冲器：用以控制芯片的数据传送方向；128读出放大器：读出放大器：与4个128128存储阵列相对应，接收由行地址选通的4128个存储单元的信息，经放大后，再写回原存储单元，是实现刷新操作的重要部分；1/128行、列译码器：行、列译码器：分别用来接收7位的行、列地址，经译码后，从128128个存储单元中选择一个确定的存储单元，以便对其进行读/写操作。第22页，共53页，编辑于2022年，星期六
21、第五章 半导体存储器 23掩模式掩模式ROMMROM（Mask ROM）可编程可编程ROMPROM（Programmable ROM）可擦除可编程可擦除可编程ROMEPROM（Erasable Programmable ROM）电可擦除可编程电可擦除可编程ROMEEPROM（Electrically Erasable Programmable ROM）快擦型存储器快擦型存储器(F1ash Memory)5.3 只读存储器只读存储器ROMROM(Read Only Memory)意指只读存储器。其工作特点是：在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作。电源关断，信息不会丢失
22、，属于非易失性存储器件；常用来存放不需要改变的信息。第23页，共53页，编辑于2022年，星期六第五章 半导体存储器 245.3.1 掩模式掩模式ROMMROMnMROM是厂家根据用户事先编写好的机器码程序，把0、1信息存储在掩模图形中而制成的芯片。芯片制成后，存储位的状态即0、1信息就被固定了。n优点：可靠性高，集成度高，价格便宜，适宜大批量生产。n缺点：不能重写。第24页，共53页，编辑于2022年，星期六第五章 半导体存储器 255.3.2 可编程可编程ROMPROMnPROM一种可由用户通过简易设备写入信息的ROM器件。存储原理：存储原理：（1）二极管破坏型PROM（2）熔丝式PROM
23、 PROM可由用户根据自己的需要来确定ROM中的内容，常见的熔丝式熔丝式PROM是以熔丝的接通和断开来表示所存的信息为1或0。PROM器件只能固化一次程序，数据写入后，就不能再改变了！器件只能固化一次程序，数据写入后，就不能再改变了！一次性！一次性！第25页，共53页，编辑于2022年，星期六第五章 半导体存储器 265.3.3 可擦除可编程可擦除可编程ROMEPROMn紫 外 线 擦 除 可 编 程ROM的 英 文 全 称 为Ultraviolet Erasable Programmable ROM，即UV EPROM，通常为了简便，缩写为EPROM。n它的存储内容可以根据需要写入，当需要更
24、新内容时，可以使用紫紫外外线线照照射射的方法擦除原来写入的数据，再写入新的内容。第26页，共53页，编辑于2022年，星期六第五章 半导体存储器 275.3.3 可擦除可编程可擦除可编程ROMEPROMn典型典型EPROM 芯片芯片Intel 2716（2K8）（1）外部结构 Al0A0：地址信号输入引脚，可寻址芯片的2K个存储单元；O7O0：双向数据信号输入输出引脚；：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作；：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出；Vcc：+5v电源，用于在线的读操作；VPP：+25v电源，用于在专用装置上进行
25、写操作；GND：地。第27页，共53页，编辑于2022年，星期六第五章 半导体存储器 285.3.4 电子可擦除可编程电子可擦除可编程ROME2PROMnEEPROM也可写成E2PROM，它的编程原理与EPROM相同，但可用电擦除，重复改写的次数有限制（因氧化层被磨损），一般为10万次。擦除可以按字节分别进行；可以进行在线的编程写入（字节的编程和擦除都只需要10ms，并且不需特殊装置）第28页，共53页，编辑于2022年，星期六第五章 半导体存储器 295.3.5 闪速存储器闪速存储器(F1ash Memory)Flash Memory闪速存储器、快擦型存储器闪速存储器、快擦型存储器：是不用电
26、池供电的、高速耐用的非易失性半导体存储器。是不用电池供电的、高速耐用的非易失性半导体存储器。其特点是：其特点是：n可以整体电擦除（时间可以整体电擦除（时间1S1S）和按字节重新高速编程。）和按字节重新高速编程。n是完全非易失性的，可以完全代替是完全非易失性的，可以完全代替E2PROME2PROM。n能进行高速编程。能进行高速编程。如如:28F256:28F256芯片，每个字节编程需芯片，每个字节编程需100s100s，整个芯片整个芯片0.5s0.5s；最少可以擦写一万次，通常可达到最少可以擦写一万次，通常可达到1010万次；万次；n低功耗，最大工作电流低功耗，最大工作电流30mA30mA。n与
27、与E2PROME2PROM进行比较具有进行比较具有容量大、价格低、可靠性高等容量大、价格低、可靠性高等明显优势。明显优势。n快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。算机的外部设备中。n典型的芯片有典型的芯片有27F256/28F016/28F02027F256/28F016/28F020等。等。第29页，共53页，编辑于2022年，星期六第五章 半导体存储器 30 掩膜掩膜ROMROM内容只能读出，不能改变内容只能读出，不能改变.半导体厂家用掩膜技术写入程序半导体厂家用掩膜技术写入程序
28、成本低，成本低，适用于批量生产适用于批量生产不适用研究工作不适用研究工作 PROM PROM可编程可编程ROMROM内容只能读出，不能改变内容只能读出，不能改变.用户使用特殊方法进行编程，只用户使用特殊方法进行编程，只能写一次，一次编程不能修改。能写一次，一次编程不能修改。适用于批量生产适用于批量生产不适用研究工作不适用研究工作EPROMEPROM光可擦除光可擦除PROMPROM固化程序用紫外线光照固化程序用紫外线光照5 51515分钟擦除，分钟擦除，擦除后可以重新固化新的程擦除后可以重新固化新的程序和数据。序和数据。用户可以对芯片进行多次编程用户可以对芯片进行多次编程和擦除。和擦除。适用于研
29、究工作适用于研究工作不适用于批量生不适用于批量生产。产。E E2 2PROMPROM电可擦除电可擦除PROMPROM实现全片和字节擦写改写。实现全片和字节擦写改写。作为非易失性作为非易失性RAMRAM使用。使用。集成度和速度不及集成度和速度不及EPROMEPROM，价格高，价格高，擦写在原系统中在线进行。擦写在原系统中在线进行。Flash MemoryFlash Memory闪速存储器闪速存储器可以整体电擦除（时间可以整体电擦除（时间1S1S）和按字节重新高速编程。和按字节重新高速编程。低功耗；低功耗；编程快编程快（每个字节编程（每个字节编程100s100s 整个芯片整个芯片0.5s0.5s）
30、；）；擦写次数多擦写次数多（通常可达到（通常可达到1010万）万）与与E E2 2PROMPROM比较：容量大、价格比较：容量大、价格低、可靠性高等优势。低、可靠性高等优势。分类分类信息存取方式信息存取方式特点特点用途用途只读存储器只读存储器ROM分类分类目前取代传目前取代传统的统的EPROMEPROM和和EEPROMEEPROM的主要的主要的存储器的存储器第30页，共53页，编辑于2022年，星期六第五章 半导体存储器 315.4 存储器芯片与存储器芯片与CPU的连接的连接5.4.1 存储芯片的扩展存储芯片的扩展5.4.2 存储器芯片与存储器芯片与CPU的连接的连接如何用容量较小、字长较短的
31、芯片组成微机系统所需容量和字如何用容量较小、字长较短的芯片组成微机系统所需容量和字长的存储器？长的存储器？第31页，共53页，编辑于2022年，星期六第五章 半导体存储器 323232n 用多片存储芯片构成一个需要的内存空间；用多片存储芯片构成一个需要的内存空间；n 各存储器芯片在整个内存中占据不同的地址范围；各存储器芯片在整个内存中占据不同的地址范围；n 任一时刻仅有一片（或一组）被选中。任一时刻仅有一片（或一组）被选中。n 存储器芯片的存储容量等于：存储器芯片的存储容量等于：单元数单元数每单元的位数每单元的位数字节数字节数字长字长扩展单扩展单元元扩展字扩展字长长5.4.1 存储芯片的扩展存
32、储芯片的扩展 第32页，共53页，编辑于2022年，星期六第五章 半导体存储器 335.4.1 存储芯片的扩展存储芯片的扩展 存储器的容量：字节数存储器的容量：字节数字长字长位扩展位扩展字扩展（单字扩展（单元数）元数）字位同时扩展字位同时扩展第33页，共53页，编辑于2022年，星期六第五章 半导体存储器 345.4.1 存储芯片的扩展存储芯片的扩展 位扩展（字长的扩展）位扩展（字长的扩展）【例例1】用1K4的2114芯片构成lK8的存储器系统。分析：分析：每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求。设计要点设计要点：关键是
33、处理好地址线、数据线、写信号线、片选信号线 的连接。（1）地址线共用（至系统地址总线低10位）；（2）数据线分别接入系统数据数据线分别接入系统数据总线的低总线的低4位和高位和高4位位；（3）端并在一起接至系统的存储器写信号；（4）端并在一起接至地址译码器输出。第34页，共53页，编辑于2022年，星期六第五章 半导体存储器 355.4.1 存储芯片的扩展存储芯片的扩展 字扩展（字数的扩展）字扩展（字数的扩展）【例例2】用2K8的2716存储器芯片组成8K8的存储器系统。分析：分析：每个芯片只能提供2K个存储单元，故需用4片这样的芯片，以满足存储器系统的字数要求。（1）地址线共用（至系统地址总线
34、低11位）；（2）数据线共用（至系统数据总线）；（3）端并在一起接至系统的存储器写信号；（4）端分别接至地址译码器端分别接至地址译码器的不同输出的不同输出。设计要点设计要点：关键是处理好地址线、数据线、写信号线、片选信号线 的连接。2716271627162716第35页，共53页，编辑于2022年，星期六第五章 半导体存储器 365.4.1 存储芯片的扩展存储芯片的扩展 字位同时扩展字位同时扩展【练习练习】用1K4的2114芯片组成2K8的存储器系统。将上述两种方法结合使用，一般先扩展字长，在扩展字数。将上述两种方法结合使用，一般先扩展字长，在扩展字数。字长扩展字数扩展第36页，共53页，编
35、辑于2022年，星期六第五章 半导体存储器 37n存储器容量扩展：存储器容量扩展：q根据内存容量及芯片容量确定所需存储芯片数；根据内存容量及芯片容量确定所需存储芯片数；q进行位扩展以满足字长要求；进行位扩展以满足字长要求；q进行字扩展以满足容量要求。进行字扩展以满足容量要求。n若已有存储芯片的容量为若已有存储芯片的容量为LK，要构成容量为，要构成容量为n M N的存储器，需要的芯片数为：的存储器，需要的芯片数为：n （M N）n （LK）第37页，共53页，编辑于2022年，星期六第五章 半导体存储器 385.4.2 存储芯片与存储芯片与CPU的连接的连接CPU对存储器进行读写操作过程对存储器
36、进行读写操作过程：首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。存储器芯片与存储器芯片与存储器芯片与存储器芯片与CPUCPU之间的连接，实质上就是其与系统总线的连接之间的连接，实质上就是其与系统总线的连接之间的连接，实质上就是其与系统总线的连接之间的连接，实质上就是其与系统总线的连接。包括：地址线的连接；数据线的连接；控制线的连接。数据总线控制总线CPU 地址总线 存 储 器 第38页，共53页，编辑于2022年，星期六第五章 半导体存储器 39一一、存储器与、存储器与CPU连接时应注意问题连接时应注意
37、问题1.1.1.1.CPUCPU总线的负载能力。总线的负载能力。总线的负载能力。总线的负载能力。(1)直流负载能力 一个TTL电平(2)电容负载能力 100PF由于存储器芯片是MOS器件，直流负载很小，它的输入电容为510PF。所以a.a.小系统中，小系统中，CPU与存储器可直连，与存储器可直连，b.b.大系统常加驱动器大系统常加驱动器,在在8086系统中系统中,常用常用8226、8227总线收发器实现驱动。总线收发器实现驱动。第39页，共53页，编辑于2022年，星期六第五章 半导体存储器 4040402.2.CPUCPU的时序和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合的时序
38、和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。第40页，共53页，编辑于2022年，星期六第五章 半导体存储器 4141413.3.3.3.存储器的地址分配和选片问题。存储器的地址分配和选片问题。存储器的地址分配和选片问题。存储器的地址分配和选片问题。(1)确定整机存储容量；(2)整机存储容量在整个存储空间的位置；(3)选用存储器芯片的类型和数量；(4)划分RAM、ROM区，地址分配，画出 地址分配图。第41页，共53页，编辑
39、于2022年，星期六第五章 半导体存储器 424242一一般般指指存存储储器器的的WE、OE、CS等等与与CPU的的RD、WR等等相相连连，不不同同的的存存储储器器和和CPU连连接接时时其其使使用用的的控控制制信信号号也也不不完全相同。完全相同。4.4.4.4.控制信号的连接控制信号的连接控制信号的连接控制信号的连接第42页，共53页，编辑于2022年，星期六第五章 半导体存储器 434343二、二、片选信号的产生片选信号的产生 单单片片的的存存储储器器芯芯片片的的容容量量是是有有限限的的，整整机机的存储器由若干芯片组成，应考虑到：的存储器由若干芯片组成，应考虑到：1.地址的分配；地址的分配；
40、2.存储器芯片的选择存储器芯片的选择(片选片选)。CPU对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。第43页，共53页，编辑于2022年，星期六第五章 半导体存储器 44存存储储器器空空间间的的划划分分和和地地址址编编码码是是靠靠地地址址线线来来实实现现的的。对对于于多多片片存存储储器器芯芯片片构构成成的的存存储储器器其其地地址编码的原则是：址编码的原则是：一般情况下，CPU能提供的地址线根数大于存储器芯片地址线根数，例如，对于多片6264(8K*8)与8086相连的存储器，A0A12作为片内选址，A13A19作为选择不同的6264。1.1.低位低位片内选
41、址片内选址；2.2.高位高位选择芯片选择芯片(片选片选)。第44页，共53页，编辑于2022年，星期六第五章 半导体存储器 4545451.1.1.1.线选法：线选法：线选法：线选法：CPU中用于“选选片片”的高位地址线(即存储器芯片未用完地址线)若一根连接一组芯片的片选端，该根线经反相后，连接另一组芯片的片选端，这样一条线可选中两组芯片，这种方法称之为线选法线选法。片选信号产生的方法片选信号产生的方法片选信号产生的方法片选信号产生的方法第45页，共53页，编辑于2022年，星期六第五章 半导体存储器 464646 另一种常用的线选法是另一种常用的线选法是用用高位地址的每一根线高位地址的每一根
42、线去分别控去分别控制各组芯片的片选端，制各组芯片的片选端，如下图所示：如下图所示：第46页，共53页，编辑于2022年，星期六第五章 半导体存储器 474747芯片芯片芯片芯片 A A19 19 A A15 15 A A1414 A A13 13 A A12 12 A A0 0 一个可用的地址范围一个可用的地址范围一个可用的地址范围一个可用的地址范围 甲甲甲甲 1 0 1 0 全全全全00全全全全1 1 04000H05FFFH 04000H05FFFH 乙乙乙乙 0 1 0 1 全全全全00全全全全1 1 02000H03FFFH 02000H03FFFH A12A0 2764（甲）2764
43、（乙）A14 A13 CECE 下下下下图为线选法的例子，令图为线选法的例子，令图为线选法的例子，令图为线选法的例子，令A A1313和和和和A A1414分别接芯片甲和乙的片选分别接芯片甲和乙的片选分别接芯片甲和乙的片选分别接芯片甲和乙的片选端。可能的选择只有端。可能的选择只有端。可能的选择只有端。可能的选择只有1010（选中芯片甲）（选中芯片甲）（选中芯片甲）（选中芯片甲）和和和和0101（选中芯片乙）（选中芯片乙）（选中芯片乙）（选中芯片乙）。线选法A AA191919AAA151515因未参与对因未参与对因未参与对因未参与对因未参与对因未参与对2 2 2个个个个个个2764276427
44、64的片选控制，故的片选控制，故的片选控制，故的片选控制，故的片选控制，故的片选控制，故其值可以是其值可以是其值可以是其值可以是其值可以是其值可以是0 0 0或或或或或或1 1 1（用（用（用（用（用（用x x x表示任取），这里，假定取为全表示任取），这里，假定取为全表示任取），这里，假定取为全表示任取），这里，假定取为全表示任取），这里，假定取为全表示任取），这里，假定取为全0 0 0，则得到了两片，则得到了两片，则得到了两片，则得到了两片，则得到了两片，则得到了两片276427642764的地址范围如的地址范围如的地址范围如的地址范围如的地址范围如的地址范围如图中所示，显然图中所示，显然
45、图中所示，显然图中所示，显然图中所示，显然图中所示，显然2 2 2片片片片片片276427642764的重叠区各有的重叠区各有的重叠区各有的重叠区各有的重叠区各有的重叠区各有2 2 25 55=32=32=32个个个个个个。第47页，共53页，编辑于2022年，星期六第五章 半导体存储器 484848 全译码法中，对剩余的全部高位地址线进全译码法中，对剩余的全部高位地址线进行译码称为行译码称为全译码法。全译码法。a.译码电路复杂。b.每组的地址区间是确定的、唯一的。特点：特点：2.2.2.2.全译码法：全译码法：全译码法：全译码法：第48页，共53页，编辑于2022年，星期六第五章 半导体存储
46、器 494949a.译码电路较复杂。b.每组的地址区间不唯一，有地址重叠。在在译译码码法法中中，只只对对剩剩余余的的高高位位地地址址线线的的某某几几根进行译码，称为根进行译码，称为部分译码法部分译码法。特点：特点：3.3.3.3.部分译码法部分译码法部分译码法部分译码法 (局部译码法局部译码法局部译码法局部译码法)：第49页，共53页，编辑于2022年，星期六第五章 半导体存储器 505050芯片芯片 A19 A15 A14A12 A11 A0 一个可用地址范围一个可用地址范围 1 00 000 全全0全全1 0000000FFFH 2 00 001 全全0全全1 0100001FFFH 3
47、00 010 全全0全全1 0200002FFFH 4 00 011 全全0全全1 0300003FFFH 部分译码部分译码部分译码部分译码2732(1)2732(4)2732(2)2732(3)CECECECEY0 Y1 Y2 Y3G1 G2A G2BC B AM/IO A16 A17A14 A13 A12A11A0图示的电路，采用部分译码对图示的电路，采用部分译码对4个个2732芯片（芯片（4K8位，位，EPROM）进行寻址。译码时，未使用）进行寻址。译码时，未使用高位地址线高位地址线A19、A18和和A15。所以，每个芯片将同时具有。所以，每个芯片将同时具有23=8个可用且不同的地址范围
48、（即个可用且不同的地址范围（即重叠区）。重叠区）。第50页，共53页，编辑于2022年，星期六第五章 半导体存储器 51三、译码器三、译码器74LS138第51页，共53页，编辑于2022年，星期六第五章 半导体存储器 52（1）地址线共用（至系统地址总线低位）；（2）数据线共用（至系统数据总线）；（3）写信号端并在一起接至系统的存储器写信号；（4）片选端分别接至地址译码器的不同片选端分别接至地址译码器的不同输出输出。小结与习题：（1）地址线共用（至系统地址总线低位）；（2）数据线分别接入系统数据总线的低数据线分别接入系统数据总线的低4位和高位和高4位位；（3）写信号 端并在一起接至系统的存储
49、器写信号；（4）片选端并在一起接至地址译码器输出。位扩展字扩展n掌握内容掌握内容存储器扩展；存储器与存储器扩展；存储器与CPUCPU的连接；片选信号的连接；片选信号n理解内容理解内容存储器的分类及性能指标；半导体存储器的引脚特性；微机系统内存储存储器的分类及性能指标；半导体存储器的引脚特性；微机系统内存储器的分层体系结构器的分层体系结构n了解内容了解内容存储器的发展；半导体存储器的内部结构；存储器的发展；半导体存储器的内部结构；第52页，共53页，编辑于2022年，星期六第五章 半导体存储器 53习题与思考：1试说明存储器系统的主要性能指标。试说明存储器系统的主要性能指标。2微型计算机中常用的
50、存储器有哪些类型？它们各有何特点？分别适用于微型计算机中常用的存储器有哪些类型？它们各有何特点？分别适用于哪些场合？哪些场合？3存储器的哪一部分用来存储程序指令及像常数和查找表一类的固定不变的信息？存储器的哪一部分用来存储程序指令及像常数和查找表一类的固定不变的信息？哪一部哪一部 分用来存储经常改变的数据？分用来存储经常改变的数据？4试比较静态试比较静态RAM和动态和动态RAM的优缺点。的优缺点。5术语术语“非易失性存储器非易失性存储器”是什么意思？试简述是什么意思？试简述ROM器件的发展过程。器件的发展过程。6、用用2K8的的2716存储器芯片组成存储器芯片组成8K8的存储器系统。的存储器系