《chapter9_门电路和组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《chapter9_门电路和组合逻辑电路.ppt（111页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第9章 门电路和组合逻辑电路目 录9.1概述9.2数制与编码9.3二极管与三极管的开关特性9.4分立元件门电路9.5TTL门电路9.6组合逻辑电路的分析与综合9.7加法器9.8编码器9.9译码器及显示电路模拟信号模拟信号数字信号（脉冲信号）数字信号（脉冲信号）时间上连续变化的时间上连续变化的时间和幅度都是跳变的时间和幅度都是跳变的处理此类信号的处理此类信号的电路电路模拟电路模拟电路处理此类信号的处理此类信号的电路电路数字电路数字电路特点特点：注重电路的输入、注重电路的输入、输出大小、相位关系输出大小、相位关系特点特点：注重电路的输入、输注重电路的输入、输出的逻辑关系出的逻辑关系概述概述1.1.
2、脉冲信号脉冲信号脉冲是一种脉冲是一种跃变跃变信号信号,并且并且持续时间短暂持续时间短暂矩形波矩形波尖顶波尖顶波返回目录返回目录实际矩形波的特征实际矩形波的特征脉冲幅度脉冲幅度信号变化的最大值信号变化的最大值0.9A0.1Atf脉冲上升沿脉冲上升沿tr0.5Atp脉冲下降沿脉冲下降沿脉冲宽度脉冲宽度正脉冲正脉冲负脉冲负脉冲脉冲信号变化后的电脉冲信号变化后的电平值比初始电平值高平值比初始电平值高脉冲信号变化后的电脉冲信号变化后的电平值比初始电平值低平值比初始电平值低返回目录返回目录脉冲信号的状态脉冲信号的状态高电平高电平用用1 1 表示表示低电平低电平用用0 0 表示表示十六、二进制数的对应关系十
3、六、二进制数的对应关系9.1 9.1 数制与编码数制与编码十六十六进进制制数数0 01 12 23 34 45 56 67 7二二进进制数制数0000000000010001001000100011001101000100010101010110011001110111十六十六进进制制数数8 89 9A AB BC CD DE EF F二二进进制数制数10001000100110011010101010111011110011001101110111101110111111119.2 9.2 数制与编码数制与编码十十进进制数制数8421BCD码码2421BCD码码余余3BCD码码0123456
4、789000000010010001101000101011001111000100100000001001000110100101111001101111011110011010001010110011110001001101010111100三种常用的三种常用的BCDBCD码码用一种二进制编码来表示十进制数码，这就是BCD码（BinaryCodedDecimals）。9.4 9.4 分立元件门电路分立元件门电路9.4.1 9.4.1 门电路的基本概念门电路的基本概念不不满满足足条条件件的的电电 信信号号能够通过能够通过“门门”不能够通过不能够通过“门门”满足条件的电信号就是一种开关用电路做
5、成这用电路做成这种开关种开关称为称为“门电路门电路”结论结论:门电路输入信号与输出信号之间存在一定的逻辑关系门电路输入信号与输出信号之间存在一定的逻辑关系门电路门电路的输入和输出信号都是用门电路的输入和输出信号都是用电位电位（或叫（或叫电平电平）高低表示）高低表示负逻辑负逻辑正逻辑正逻辑高电平用高电平用“1”表示表示低电平用低电平用“0”表示表示高电平用高电平用“0”表示表示低电平用低电平用“1”表示表示输入输入信号信号输出输出信号信号1。“与与”门（门（“与与”逻辑）逻辑）A、B、C 都满足一定条件时，事件都满足一定条件时，事件Y 才发生。才发生。EYABCYABC灯灯Y亮的条件亮的条件：A
6、“与与”B“与与”C 同时接通同时接通A1、B1、C1Y1A、B、C有一个为有一个为0Y0逻辑乘逻辑乘逻辑与逻辑与&与门的逻辑符号与门的逻辑符号ABCY2。“或或”门（门（“或或”逻辑）逻辑）A、B、C 只要有一个满足条件时只要有一个满足条件时,事件事件Y 就发生就发生.AEYBC灯灯Y亮的条件亮的条件：A“或或”B“或或”C只要有一个接只要有一个接通通A1“或或”B1“或或”C1Y1A、B、C 都为都为0Y0Y=A+B+C逻辑加逻辑加逻辑或逻辑或返回目录返回目录ABCY或门的逻辑符号或门的逻辑符号返回目录返回目录3。“非非”门（门（“非非”逻逻辑）辑）A 满足条件时，事件满足条件时，事件Y
7、不发生不发生A 不满足条件时，事件不满足条件时，事件Y 发生发生AEYR灯灯Y亮的条件：亮的条件：A不接通不接通A0Y1A1Y0灯灯Y不亮的条件：不亮的条件：A接通接通逻辑非逻辑非返回目录返回目录AY非门的逻辑符号非门的逻辑符号1返回目录返回目录1 1 二极管二极管“与与”门电路门电路YDADBAB+U +12VCDC0000.30030.30300.30330.33000.33030.33300.33333输入端输入端输出端输出端二极管二极管返回目录返回目录9.4.2 9.4.2 分立元器件基本逻辑电路分立元器件基本逻辑电路“与与”逻辑状态表（真值表）逻辑状态表（真值表）ABCY000000
8、10010001101000101011001111YABC0表表示示低低电平电平1表表示示高高电平电平返回目录返回目录2 2 二极管二极管“或或”门电路门电路YDADBAB-12VDCCR00000033.30303.30333.33003.33033.33303.33333.3输入端输入端输出端输出端返回目录返回目录“或或”逻辑状态表（真值表）逻辑状态表（真值表）ABCY00000011010101111001101111011111Y=A+B+C返回目录返回目录3 3 晶体管晶体管“非非”门电路门电路RKAY+UCCRBRC-UBB工作状态工作状态:饱和饱和 截止截止uAuY3V0.30
9、V3.3加负电源为了可靠截止加负电源为了可靠截止 A Y0110“非非”逻辑状态表（真值表）逻辑状态表（真值表）基基本本门门电电路路“非非”门电路门电路“或或”门电路门电路“与与”门电路门电路不同组合不同组合组合电路组合电路DY+12V+3VDADBAB+12VDCCRKRBRRC与与门门非门非门与非门与非门返回目录返回目录“与与非非”逻辑状态表（真值表）逻辑状态表（真值表）ABCY00010011010101111001101111011110全全“1”“1”出出“0”,“0”,有有“0”“0”出出“1”“1”返回目录返回目录9.5 TTL9.5 TTL门电路门电路输入端和输出端都采用三极管
10、。所以称之为晶体管输入端和输出端都采用三极管。所以称之为晶体管-晶体管逻辑电晶体管逻辑电路（路（TransistorTransistor Transistor Transistor LogicLogic），简称），简称TTLTTL9.5.1 TTL“9.5.1 TTL“与非与非”门电路门电路+5VYR4R2R13kT2R5R3T3T4T1T5ABC750 3k360 100+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路等效电路+5VA B C R1C1B1多多发射极晶体管发射极晶体管+5VABCT1R1R2T2T3T4T5R3R5R4Y设设:uA=0.3VuB=uC=3.6
11、V，则，则VB1=0.3+0.7=1VRLuY=5ube3ube4uR2拉电流拉电流VB1=1VuY=3.6VT2、T5截止，截止，T3、T4导通，导通，压降小压降小=50.70.7=3.6V Y=1+5VA B C R1C1B11.1.输入不全为输入不全为输入不全为输入不全为 1 1+5VABCT1R1R2T2T3T4T5R3R5R4Y设设uA=uB=uC=3.6V，输输入入端端全全部部是是高高电电平平，VB1升升高高，足足以以使使T2、T5导通，导通，uo=0.3V,Y=0。且且VB1=2.1V，T1发射结全部反偏。发射结全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使使T3
12、导通，导通，T4截止。截止。灌电流灌电流T1R1+UccVB1=2.1VVC2=1VuY=0.3V+5VA B C R1C1B12.2.输入全为输入全为输入全为输入全为 1 1由以上分析可知：由以上分析可知：当当输输入入端端A、B、C 均均为为高高电电平平时时，输输出出端端Y 为为低低电电平平。当当输输入入端端A、B、C 中中只只要要有有一一个个为为低低电电平平，输出端输出端Y就为高电平，正好符合与非门的逻辑关系。就为高电平，正好符合与非门的逻辑关系。ABCY&与非门的与非门的逻辑功能：全逻辑功能：全1出出0，有，有0出出1。两种实际的两种实际的TTL”TTL”与非与非“门芯片门芯片CT74L
13、S20(4CT74LS20(4输入输入2 2门门)CT74LS00(2CT74LS00(2输入输入4 4门门)TTL”TTL”与非与非“门集成芯片产品门集成芯片产品9.5.2 TTL“9.5.2 TTL“与非与非”门的特性及技术参数门的特性及技术参数TTL“TTL“与非与非”门的电压传输特性门的电压传输特性返回目录返回目录1.1.输出高电平电压输出高电平电压UOH和输出低电平电压和输出低电平电压UOL输出高电平电压输出高电平电压 U UOHOH对应于对应于AB AB 段输出电压段输出电压输出低电平电压输出低电平电压 U UOLOL对对应于应于DE DE 段输出电压段输出电压通用通用TTL“TT
14、L“与非与非”门门典型值典型值UoffUonUth2 2 扇出系数扇出系数NO指一个指一个“与非与非”门能带同类门的最大数目，表示带负载能门能带同类门的最大数目，表示带负载能力力对对TTL“TTL“与非与非”门门3.平均传输延迟时间平均传输延迟时间tuiotuoo50%50%tpd1tpd2平均传输延迟时间平均传输延迟时间注意注意：此值愈小愈好此值愈小愈好导通传输时间导通传输时间截止传输时间截止传输时间返回目录返回目录9.5.3 9.5.3 三态输出三态输出“与非与非”门电路门电路YR4R2R1T2R5R3T3T4T1T5ABUCCDE输入端输入端使能端使能端输出端输出端图形符号图形符号&AB
15、YE返回目录返回目录+5VABT1R1R2T2T3T4T5R3R5R4YDEVB1=1VE=0时时，VB1=1V，T2、T5 截止截止；二极管二极管D导通，使导通，使VB3=1V。T3导通导通、T4截止截止，输出端开路输出端开路(高阻状态高阻状态)。E=1时，二极管时，二极管D截止，截止，Y=AB，同同TTL与非门。与非门。VB3=1V三态与非门的工作原理三态与非门的工作原理三态与非门的工作原理三态与非门的工作原理VB4=0.3V 控制端控制端E E输入端输入端输出端输出端Y YAB10011010111100XX高阻高阻三态输出三态输出“与非与非”门的逻辑状态表门的逻辑状态表返回目录返回目录
16、E1E2E3总总线线（母母线线）三态门主要作为三态门主要作为电路电路与与总总线线间的间的接口电路接口电路用途：用途：此时接受此时接受G G2 2的的输出。输出。G G1 1、G G3 3呈高阻状态呈高阻状态返回目录返回目录+5VYR4R2R13kT2R5R3T3T4T1T5ABC750 3k100+5VYR2R13kT2R3T1T5ABC750 RLU9.5.4 9.5.4 集电极开路集电极开路“与非与非”门电路门电路(OC门门)返回目录返回目录例，求输出Y。abdc9.6 9.6 逻辑代数逻辑代数9.6.1 9.6.1 逻辑代数运算法则逻辑代数运算法则在逻辑代数中，用在逻辑代数中，用 “1”
17、“1”、“0”“0”表示两种状表示两种状态态普通代数表示普通代数表示数量关系数量关系逻辑代数表示逻辑代数表示逻辑关系逻辑关系逻辑代数中基本运算逻辑代数中基本运算逻辑乘（逻辑乘（“与与”运算）运算）逻辑加（逻辑加（“或或”运算）运算）求求 反（反（“非非”运算）运算）返回目录返回目录00=01=10=011=10+0=00+1=1+0=1+1=1由三种基本的逻辑运算关系由三种基本的逻辑运算关系得以下运算结论得以下运算结论返回目录返回目录思考题思考题：试说明试说明各式的含义各式的含义返回目录返回目录1.基本运算法则基本运算法则1.A0=0A=02.A1=1A=A0A3.A A=A1AAA4.AA5
18、.A+0=A0A返回目录返回目录1A7.7.A+A=A6.A+1=18.AAA9.返回目录返回目录普通代数能否写成这种形式？交换律交换律结合律结合律分配律分配律10.A+B=B+A11.AB=BA13.A+B+C=A+(B+C)=(A+B)+C12.ABC=(AB)C=A(BC)14.A(B+C)=AB+AC15.A+BC=(A+B)(A+C)2.运算规律运算规律返回目录返回目录16.A（A+B）=A证明：证明：A（A+B）=AAABAAB A（1B）A吸收律吸收律17.18.19.20.21.返回目录返回目录证明：证明：吸收律（摩根定律）吸收律（摩根定律）21.22.证明：证明：23.返回目
19、录返回目录9.6.2 9.6.2 逻辑函数逻辑函数逻辑函数逻辑函数 Y Y（A A、B B、C C ）A、B、C 是是输入变量输入变量，Y 是是输出变量输出变量。字母上无反号的叫字母上无反号的叫原变量原变量，有反号的叫，有反号的叫反变量反变量。任何一件具体事物的因果关系都可以用一个逻辑函数描述任何一件具体事物的因果关系都可以用一个逻辑函数描述逻辑函数常用逻辑函数常用等方法描述等方法描述逻辑状态表逻辑状态表逻辑式逻辑式逻辑图逻辑图卡诺图卡诺图返回目录返回目录举重裁判电路举重裁判电路BCAY主裁判控主裁判控制按钮制按钮副裁判控副裁判控制按钮制按钮只有当主裁判按下按钮只有当主裁判按下按钮A，同时至少
20、有一名副裁判同时至少有一名副裁判按下按钮按下按钮B 或或C 时，指示灯时，指示灯Y 才会亮。才会亮。指示灯指示灯Y 的状态是按钮的状态是按钮A、B、C 状态的函数状态的函数A1、B1、C1表示三个按钮按下的状态，表示三个按钮按下的状态，A0、B0、C0表示三个按钮没有按下的状态，表示三个按钮没有按下的状态，Y Y1 1 指示灯亮，指示灯亮，Y Y0 0 表示指示灯不亮。表示指示灯不亮。Y（A、B、C）返回目录返回目录9.6.3 9.6.3 逻辑函数的表示方法逻辑函数的表示方法一、逻辑真值表一、逻辑真值表以表格的形式表示输入、输出变量的逻辑状态关系以表格的形式表示输入、输出变量的逻辑状态关系举重
21、裁判电路的逻辑状态表举重裁判电路的逻辑状态表 输入输入输出输出 YA B C00000101001110010111011100000111二、逻辑函数式二、逻辑函数式 用用“与与”、“或或”、“非非”等逻辑运算的组合式，等逻辑运算的组合式，表示逻辑函数的输入与输出的关系的逻辑状态关系。表示逻辑函数的输入与输出的关系的逻辑状态关系。BCAY举重裁判电路的逻辑函数式举重裁判电路的逻辑函数式YA（B+C）返回目录返回目录三、逻辑图三、逻辑图 用用“与与”、“或或”、“非非”等相应的逻辑符号表示函等相应的逻辑符号表示函数关系数关系YA（B+C）或门，实现或门，实现Y1B+C&ABCYY1与门，实现与
22、门，实现YY1 A返回目录返回目录四、卡诺图四、卡诺图在在n变量逻辑函数中，若变量逻辑函数中，若m为包含为包含n个因子的乘积项，而且这个因子的乘积项，而且这n个变量均个变量均以原变量或反变量的形式在以原变量或反变量的形式在m中出现中出现一次，称一次，称 m为该组变量的最小项。为该组变量的最小项。例如：例如：A、B、C三变量的最小项有三变量的最小项有共共8个最小项（个最小项（23个）个）n个个变量变量共有共有个最小项个最小项最小项最小项返回目录返回目录若两个最小项只有一个变量以原、反区别，若两个最小项只有一个变量以原、反区别，称它们称它们逻辑相邻逻辑相邻。如如只有只有C 变量以原、反区别，具有相
23、邻性变量以原、反区别，具有相邻性逻辑相邻的项逻辑相邻的项可以合并，消可以合并，消去一个因子。去一个因子。最小项有如下重要性质最小项有如下重要性质 ：1.在输入变量的任何取值下在输入变量的任何取值下,必有一个最小项必有一个最小项,而且仅而且仅有一个最小项的值为有一个最小项的值为12.任意两个最小项的乘积为任意两个最小项的乘积为03.全体最小项之和为全体最小项之和为14.具有相邻性的两个最小项之和可以合并成一项并具有相邻性的两个最小项之和可以合并成一项并消去一个因子消去一个因子返回目录返回目录卡诺图卡诺图卡诺图卡诺图卡诺图的每一个方块（最小项）卡诺图的每一个方块（最小项）代表一种输入组合，并且把对
24、应的输代表一种输入组合，并且把对应的输入组合注明在阵列图的左方和上方。入组合注明在阵列图的左方和上方。是与变量的最小项对应的按一定规则排列的是与变量的最小项对应的按一定规则排列的方格图，每一个小方格填入一个最小项。方格图，每一个小方格填入一个最小项。返回目录返回目录单元单元编号编号0010填入填入ABCD0100函数值函数值四变量卡诺图四变量卡诺图只有只有一项一项不同不同返回目录返回目录 输入输入输出输出 YA B C00000101001110010111011100000111举重裁判电路举重裁判电路卡诺图卡诺图返回目录返回目录用卡诺图表示逻辑函数用卡诺图表示逻辑函数逻辑函数逻辑函数最小项
25、之和最小项之和对应位置写对应位置写1其余写其余写0写成写成在卡诺在卡诺图上图上结论：结论：任何一个逻辑函数都等于它的卡诺图任何一个逻辑函数都等于它的卡诺图 中填中填1 1的那些最小项之和。的那些最小项之和。返回目录返回目录例：用卡诺图表示逻辑函数用卡诺图表示逻辑函数解：首先把首先把Y化成最小项之和的形式化成最小项之和的形式返回目录返回目录1111010010010010画出四变量的卡诺图，在对应于函数画出四变量的卡诺图，在对应于函数式中各最小式中各最小的位置上填入的位置上填入1，其余位，其余位置上填入置上填入0，就得到如下，就得到如下Y 的卡诺图的卡诺图返回目录返回目录9.6.4 9.6.4
26、逻辑函数的化简逻辑函数的化简(两种方法两种方法)1.1.应用逻辑代数运算法则化简应用逻辑代数运算法则化简(1)(1)并项法并项法应用应用和和例例：试用并项法下列逻辑函数：试用并项法下列逻辑函数：返回目录返回目录解：解：返回目录返回目录(2)配项法配项法应用应用将将与某乘积项相乘，后展开，合并化简与某乘积项相乘，后展开，合并化简如如：返回目录返回目录（3 3）吸收法）吸收法利用利用可将可将AB项消去。项消去。如如：返回目录返回目录（4 4）消项法）消项法利用利用将将BC项消去项消去如：如：返回目录返回目录（5 5）消因子法）消因子法利用利用将将中的因子中的因子消去。消去。如：如：返回目录返回目录
27、（6）加项法加项法利用利用加入相同项后，合并化简。加入相同项后，合并化简。如：如：返回目录返回目录2.应用卡诺图化简应用卡诺图化简用卡诺图化简的思想就是利用基本定律用卡诺图化简的思想就是利用基本定律把互反的变量消去把互反的变量消去,使两个乘积项合并为一个乘积项。使两个乘积项合并为一个乘积项。利用卡诺图化简的规则：利用卡诺图化简的规则：将取值为将取值为“1”的相邻小方格圈成矩形，相邻小方格包括最上的相邻小方格圈成矩形，相邻小方格包括最上行与最下行及最左列与最右列同列或同行两端的两个小方格。行与最下行及最左列与最右列同列或同行两端的两个小方格。圈的个数应最少，圈内小方格个数应尽可能多。圈的个数应最
28、少，圈内小方格个数应尽可能多。所圈取值为所圈取值为“1”的相邻小方格的个数应为的相邻小方格的个数应为2n个个每圈一个新的圈时，必须包含至少一个从未圈过的最小项。每圈一个新的圈时，必须包含至少一个从未圈过的最小项。每一个取值为每一个取值为“1”的小方格可被圈多次。的小方格可被圈多次。相邻的两项可合并为一项，并消去一个因子；相邻的两项可合并为一项，并消去一个因子；化简后的逻辑式是各化简项的逻辑和。化简后的逻辑式是各化简项的逻辑和。返回目录返回目录例：例：用卡诺图化简逻辑函数用卡诺图化简逻辑函数画出四变量的卡诺图画出四变量的卡诺图把函数把函数 所具有的最小项为的填入相应的小方格中所具有的最小项为的填
29、入相应的小方格中将函数式中没有出现最小项的位置填将函数式中没有出现最小项的位置填圈取值为圈取值为1 1的小方格的小方格,个数为个数为n n,小方格尽可能地多取。小方格尽可能地多取。消去取值不同的变量消去取值不同的变量将得到的三个最小项相加，得将得到的三个最小项相加，得不能采用的圈小方格的方法：不能采用的圈小方格的方法：ABCD0001 11 1000011110返回目录返回目录例：例：化简化简Y(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001 11 10000111101111111 11 11111 11000 0A返回目录返回目录思考题
30、：思考题：试用卡诺图表示式试用卡诺图表示式从图上能否看出这已是最简式？从图上能否看出这已是最简式？返回目录返回目录9.7.5 9.7.5 组合逻辑电路的分析及综合组合逻辑电路的分析及综合1 1.组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析所要完成的工作组合逻辑电路的分析所要完成的工作是通过分析找出电路的逻辑功能来。是通过分析找出电路的逻辑功能来。分析组合逻辑电路的步骤分析组合逻辑电路的步骤：逻辑图逻辑图逻辑式逻辑式运用逻辑运用逻辑代数化简代数化简真值表真值表分析分析功能功能返回目录返回目录例：例：分析下面的逻辑图分析下面的逻辑图&BAYY2Y1XG1G2G3G4返回目录返回目录 输入
31、输入输出输出 YA B C00000101001110010111011100000111逻辑状态表逻辑状态表逻辑功能逻辑功能：当输入端：当输入端A和和B不同时，输出为不同时，输出为1；否则，输出为否则，输出为0。异或门异或门2.2.组合逻辑电路的综合组合逻辑电路的综合组合电路的组合电路的综合（或称为设计）的工作综合（或称为设计）的工作是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。综合组合电路的步骤：综合组合电路的步骤：逻辑逻辑要求要求逻辑逻辑状态表状态表逻辑式逻辑式运用逻辑运用逻辑代数化简代数化简逻辑图逻辑图返回目录返回目
32、录例：例：旅客列车分特快、直快和普快，并依此为优先旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。要求的逻辑电路。解：解：设设A、B、C 分别代表特快、直快、普快，它们分别代表特快、直快、普快，它们的值为的值为1时，表示提出开车请求。开车信号分别为时，表示提出开车请求。开车信号分别为YA、YB、YC，它们为它们为1时，表示开车请求获得批准，给出时，表示开车请求获得批准，给出开车信号。开车信号。返回目录返回目录由题
33、中给出的逻辑要求，列逻辑状态表由题中给出的逻辑要求，列逻辑状态表0100000000110000YC00001111010101010011001100001111YBYACBA返回目录返回目录对已写出的函数式化简对已写出的函数式化简&返回目录返回目录例：例：有三个输入变量有三个输入变量A、B、C，当输入端有偶数个当输入端有偶数个1时，给出一个指示信号，试用与非门实现。时，给出一个指示信号，试用与非门实现。解：解：根据要求写出逻辑状态表根据要求写出逻辑状态表 A B C Y00001111001100110101010100010110返回目录返回目录规定：输入有偶数个1时，输出用高电平表示题
34、中要求用题中要求用与非门与非门实现实现将上式进行变换成将上式进行变换成与非式与非式根据直值表，可写出如下的函数式根据直值表，可写出如下的函数式返回目录返回目录根据上面的逻辑函数式，画出逻辑图。根据上面的逻辑函数式，画出逻辑图。&返回目录返回目录9.7.1半加器半加器“半加半加”就是求本位和，就是求本位和，不考虑低位不考虑低位进来的进位数。进来的进位数。半加和半加和进位进位返回目录返回目录9.7 9.7 加法器加法器半加器逻辑状态表半加器逻辑状态表 A B C S0011010100010110逻辑式逻辑式半加器符号半加器符号&1逻辑图逻辑图返回目录返回目录9.7.2 9.7.2 全加器全加器在
35、多位数相加时，两个待加数在多位数相加时，两个待加数和和还要还要考虑来自低位的进位数考虑来自低位的进位数，由此得出本位和数，由此得出本位和数（全加和数）（全加和数）和进位数和进位数0110100100010111010101010011001100001111全加器逻辑状态表全加器逻辑状态表已知半加和：已知半加和：所以：所以：根据逻辑状态表，写出逻辑函数式根据逻辑状态表，写出逻辑函数式返回目录返回目录逻辑图逻辑图 1逻辑符号逻辑符号返回目录返回目录9.8 9.8 编码器编码器编码：编码：用数字或某种文字和符号来用数字或某种文字和符号来表示某一对象或信号的过程。表示某一对象或信号的过程。1.1.二
36、进制编码器二进制编码器二进制编码器是将某种信号编成二进制代码的电路二进制编码器是将某种信号编成二进制代码的电路例：将将八个输入信号八个输入信号编成对应的二进制代码输出。编成对应的二进制代码输出。返回目录返回目录学号就是一种编码学号就是一种编码确定二进制代码的位数确定二进制代码的位数因为输入有八个信号，所以输出的是三位二进制代码因为输入有八个信号，所以输出的是三位二进制代码列编码表列编码表编码表编码表是把待编码的八个信号和的二进制代码列成的表格，是把待编码的八个信号和的二进制代码列成的表格，实现信号到二进制代码间的映射关系。实现信号到二进制代码间的映射关系。编码表见下页返回目录返回目录三位二进制
37、编码表三位二进制编码表输入信号（输入信号（8个）个）（只能有一个为（只能有一个为1）输输出（出（3个）个）Y2Y1Y0I0I1I2I3I4I5I6I7000001010011100101110111返回目录返回目录.由编码表写出逻辑式由编码表写出逻辑式返回目录返回目录.由逻辑式画出逻辑图由逻辑式画出逻辑图1111111&返回目录返回目录2.2.二十进制编码器二十进制编码器二十进制编码器是将十进制的十个数码二十进制编码器是将十进制的十个数码0、1、2、3、4、5、6、7、8、9编成二进制制代码的电路，编成二进制制代码的电路，这种代码又称为这种代码又称为BCD码。码。.确定二进制代码的位数确定二进
38、制代码的位数输入有十个数码，输出应是四位二进制代码。输入有十个数码，输出应是四位二进制代码。输入：输入：I0 I9输出：输出：Y4 Y1.列编码表列编码表返回目录返回目录输入输入 Y3Y2Y1Y0I00000I10001I20010I30011I40100I50101I60110I70111I81000I910018421码编码表码编码表返回目录返回目录.由编码表写出逻辑式由编码表写出逻辑式返回目录返回目录.画逻辑图画逻辑图返回目录返回目录3.3.优先编码器优先编码器 优先编码器是考虑输入信号的优先编码器是考虑输入信号的优先级别优先级别的编码器。的编码器。74147是一种典型的是一种典型的84
39、21BCD码优先编码器码优先编码器,其编码表如下其编码表如下:11110110011110001001101010111100110111101111111110 xxxxxxxx10 xxxxxxx110 xxxxxx1110 xxxxx11110 xxxx111110 xxx1111110 xx11111110 x1111111109.9 9.9 译码器及显示电路译码器及显示电路 9.9.1 9.9.1 二进制译码器二进制译码器译码是将二进制代码按其编码时的原意译码是将二进制代码按其编码时的原意译成对应的信号或十进制数码。译成对应的信号或十进制数码。如：如：三位二进制代码三位二进制代码八个
40、对应信号八个对应信号（1）列出译码器的状态表）列出译码器的状态表输出是一组高、低电平信号。输出是一组高、低电平信号。二进制译码器二进制译码器输入是一组二进制代码，输入是一组二进制代码，返回目录返回目录编码和译码是互逆过程编码和译码是互逆过程0111111110111111110111111110111111110111111110111111110111111110000001010011100101110111A B C输输出出输入输入三位二进制译码器的状态表三位二进制译码器的状态表返回目录返回目录（2）由状态表写出逻辑式）由状态表写出逻辑式（3）由逻辑式画出逻辑图）由逻辑式画出逻辑图返回目
41、录返回目录10111111110三位二进制译码器逻辑图三位二进制译码器逻辑图3 3线线8 8线译码器线译码器返回目录返回目录常用的常用的3 3-8-8译码器是译码器是CT74LS138CT74LS138为扩大使用功能，为扩大使用功能，CT74LS138除了三个输入端外，除了三个输入端外，增加了使能端增加了使能端S1、S2、S3。当当S11且且S2S30时译码器进行译码工作，时译码器进行译码工作，不满足此条件，输出端输出高电平。不满足此条件，输出端输出高电平。返回目录返回目录9.9.29.9.2 二十进制显示译码器二十进制显示译码器为直观地显示出数字系统的运行状态及工作数据，为直观地显示出数字系
42、统的运行状态及工作数据，需要用到需要用到数码显示器件数码显示器件（数码管）（数码管）数数码码显显示示器器件件半导体数码管半导体数码管荧光数码管荧光数码管辉光数码管辉光数码管液晶显示器液晶显示器返回目录返回目录1.半导体数码管半导体数码管(LED数码管数码管)内部是一个内部是一个结结外加电压外加电压返回目录返回目录2.2.七段显示译码器七段显示译码器功能：功能：把把8421BCD码译成对应于数码管的十码译成对应于数码管的十个字段信号，驱动数码管，显示出相应的十进制数码个字段信号，驱动数码管，显示出相应的十进制数码常用的器件为常用的器件为CT74LS247返回目录返回目录控制端控制端输入端输入端输出端试灯输入试灯输入端端灭灯输入端灭灯输入端灭灭0输入端输入端返回目录返回目录CT74LS247七段译码器和数码管的联接图七段译码器和数码管的联接图返回目录返回目录作业9.59.129.14结束第第 9 9 章章 返回目录返回目录