《门电路和组合逻辑电路ppt课件.ppt》由会员分享，可在线阅读，更多相关《门电路和组合逻辑电路ppt课件.ppt（74页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 tt 脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低0+3V0-3V0+3V0-3V A0.9A0.5A0.1AtptrtfTR导通导通截止截止S3V0VSRRD3V0V饱和饱和3V0VuO 0uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V(1)(1)信号信号是随时间不连续变化的是随时间不连续变化的两个离散量两个离散量。(2)(2)稳态时三极管一般都是工作在稳态时三极管一般都是工作在开、关开、关状态。状态。(3)(3)研究的主要问题是电路的研究的主要问题是电路的逻辑功能逻辑功能。(4)(4)使用的主要方
2、法是逻辑分析和逻辑设计，主使用的主要方法是逻辑分析和逻辑设计，主要工具是要工具是逻辑代数逻辑代数。电平的高低一般用电平的高低一般用“1”1”和和“0”0”两种状态区别，两种状态区别，若若规定高电平为规定高电平为“1”1”，低电平为，低电平为“0”0”则称为正逻辑。则称为正逻辑。反之则称为负逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。若无特殊说明，均采用正逻辑。 所谓门就是一种开关，它能按照一定的条件去所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因果关系因果关系
3、)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。 基本逻辑关系为基本逻辑关系为三种。三种。220V+-Y = A B000101110100ABYBYA输入输入A A、B B、C C全为高电平全为高电平“1”1”，输出输出 Y Y 为为“1”1”。输入输入A A、B B、C C不全为不全为“1”1”，输出输出 Y Y 为为“0”0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V逻辑逻辑即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC0000001
4、0101011001000011001001111ABYCBY220VA+- Y = A + B000111110110ABY0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。(3) 逻辑关系逻辑关系：逻辑逻辑即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC 100000011101111011001011101011111AB
5、YC101AY0Y220VA+-R逻辑符号逻辑符号1AFEC-EBBAR1R2RCFTEQDQ逻辑功能逻辑功能:有有“0”出出“1”，全，全“1”出出“0”F&ABC00010011101111011001011101011110ABFC逻辑表达式逻辑表达式: : F=A B C&ABC1F逻辑功能逻辑功能:有有“1”出出“0”，全，全“0”出出“1”00010010101011001000011001001110ABFC1FABC 1FABC 1逻辑表达式：逻辑表达式： F=A+B+C若两个输入变量的值相异，输出为若两个输入变量的值相异，输出为1，否则为，否则为0。 异或逻辑真值表异或逻辑真
6、值表ABL000101011110BAL=1ABL异或逻辑符号异或逻辑符号异或逻辑表达式异或逻辑表达式若两个输入变量的值相同，输出为若两个输入变量的值相同，输出为1 1，否则为，否则为0 0。同或逻辑真值表同或逻辑真值表ABL001010111001B=ALABL同或逻辑逻辑符号同或逻辑逻辑符号同或逻辑表达式：同或逻辑表达式：L=AB+BA=AB +VV123123D12313CC（+5V）R130ABCTTTRT4kRb11243c2c4Re2oVVc2e2输入级中间级输出级1.6k1k输入全高输入全高“1”,输出为低输出为低“0”+VV3.6V13123123123D（+5V）CCRACB
7、TTTRT1KRb11243c2c4e2Ro2.1V1.4V0.7V1V0.3V倒置状态饱和饱和截止截止4k1.6k130输入有低输入有低“0”输出为高输出为高“1”+VV0.3V3.6V13123123123DRo1301c2c43BACCT2RCRRT4b1TT4ke21V5V3.6V饱和截止截止导通导通4.3V1.6k1k00010011101111011001011101011110ABYCY=A B CY&ABC74LS00、74LS20管脚排列示意图管脚排列示意图（1 1）对于与非门及与门，多余输入端）对于与非门及与门，多余输入端应接应接高电平高电平，比如直接接电源正端，比如直接接
8、电源正端，或通过一个上拉电阻（，或通过一个上拉电阻（1 13 3kW W）接电源正端；）接电源正端；V&CCBA&AB（a）（b）1ABBA（a）（b）1（2 2）对于或非门及或门，多余）对于或非门及或门，多余输入端应接输入端应接低电平低电平，比如直接，比如直接接地；接地；（3）在前级驱动能力允许时，也）在前级驱动能力允许时，也可以与有用的输入端并联使用。可以与有用的输入端并联使用。多余输入端的处理多余输入端的处理&YEBA逻辑符号逻辑符号 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表三态(TSL)输出门电路EN A L 1 11
9、1高阻高阻 0 输出输出L输入输入A使能使能EN001逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门“1”“0”“0”A1 B18.4 组合逻辑电路ABBAABBAA+1=A+0=A+A=1AA1A 0A AAA0A AA AAA10A)()(CBACBA )()(CBACBACABACBA)(CBACABA 1)()(CBACBC)BA(1CBCABAACBCABAAACABA )()(证：AABA 2)证明证明：BAAABA)(A+AB = ABAABABAAABBAA)(BABAA)(4）5）ABABA)(ABAAB)(6）7）BABAA 3)BABABABA列状态表证
10、明：列状态表证明：AB0001101111100100ABBABABABA1100111111000000化简化简CABCBACBAABCY)()(BBCABBACCAAC A例例2：化简化简CBCAABY)(AACBCAABCBACACABABCAAB例例1：BABAA化简化简CBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBACBAY化简化简例例4：例例3：确定确定.A B.F = AB AB .AB.BAFA B = AB +AB例例1：=A B =1ABF逻辑符号逻辑符号ABF001 100100111分析下图的逻辑功能分析下图的逻辑功能F
11、BAABABA ABB ABBABAF 例例2：BAABBAF 异或门：异或门：符号符号=1ABFABF001 100111001(2)化简化简ABBAF 0 0 0 0 C 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1ABCCABCBABCA ABCABCABCCABCBABCA ABCCACBBBCAA)()()( ABACBC ABCCABCBABCAF 用与非门实现上述功能用与非门实现上述功能:.AB&F.&C1CABCABF CABCABCABCABF .AB&F.&C&画出逻辑电路图画出逻辑电路图1. 1. 与门：与门： F=A
12、BC2. 2. 或门或门 ：F=A+B+C3. 3. 非门：非门：4. 4. 与或门与或门 ：F=ABC+DEF5. 5. 或非门：或非门：AF CBAF 练习题：用与非门组成下列逻辑门练习题：用与非门组成下列逻辑门8.6.1 加法器加法器8.6 组合逻辑电路应用组合逻辑电路应用加法器加法器0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABASABC AB.SC.AB&S.&.C输入输入表示低位来的进位表示低位来的进位CBACBAABCCBASCBAB
13、CAABCCABC0ACBCABCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1ACBCABC0CBAS1BACSABCSC0 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。 四位二进制代码四位二进制代码可以表示十六种可以表示十六种不同的状态，其不同的状态，其中任何十种状态中任何十种状态都可以表示都可以表示09十个数码，十个数码，最常用的是最常用的是8421码。码。00011101000011110001101100000000111例：例：9 98 8
14、Y YY YD D 7 76 65 54 4Y YY YY YY YC C 7 76 63 32 2Y YY YY YY YB B 9 97 75 53 31 1Y YY YY YY YY YA A9 97 75 53 31 1Y YY YY YY YY Y9 98 8Y YY Y 7 76 65 54 4Y YY YY YY Y 7 76 63 32 2Y YY YY YY Y Y1111111111 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9&DC BA1Y3Y5Y7Y9Y 输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00
15、0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出例：例：Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0
16、0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC74LS138型译码器引脚及逻辑关系型译码器引脚及逻辑关系GNDG1CBA87654321+UCC10916151413121174LS138AG2BG27Y0Y1Y2Y3Y4Y5Y6YC B A输输 出出 1 0 0 0 0 0 1 0 0 0 0 1 1
17、0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1G1AG2BG201 Y02 Y03 Y04 Y05 Y06 Y07 Y00 Y其余为其余为1其余为其余为1其余为其余为1其余为其余为1其余为其余为1其余为其余为1其余为其余为1其余为其余为1二二 十十进进制制代代码码gfedcba七段数码显示七段数码显示a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极
18、接法abcdefg例：共阴极接法例：共阴极接法gfedcba D C B Aa b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9D CBAagfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位BS204ABCDCT74LS247CT74LS247+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247型译码型译码器的外引线排列图器的外引线排列图abcdefg