《关于PCB设计常见问题的解答csgp.docx》由会员分享，可在线阅读，更多相关《关于PCB设计常见问题的解答csgp.docx（32页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、PCB设设计常见见问题解解答1、如何何选择PCB板材？选择PCCB板材必必须在满满足设计计需求和和可量产产性及成成本中间间取得平平衡点。设设计需求求包含电电气和机机构这两两部分。通通常在设设计非常常高速的PCB板子(大于GHz的频率)时这材材质问题题会比较较重要。例例如，现现在常用用的FR-4材质，在在几个GHz的频率率时的介介质损(diieleectrric losss)会对信信号衰减减有很大大的影响响，可能能就不合合用。就就电气而而言，要要注意介介电常数数(diieleectrric connstaant)和介质质损在所所设计的的频率是是否合用用。2、如何何避免高高频干扰扰？避免高频频干扰
2、的的基本思思路是尽尽量降低低高频信信号电磁磁场的干干扰，也也就是所所谓的串串扰(Crrossstallk)。可用用拉大高高速信号号和模拟拟信号之之间的距距离，或或加grooundd guuardd/shhuntt trracees在模拟拟信号旁旁边。还还要注意意数字地地对模拟拟地的噪噪声干扰扰。3、在高高速设计计中，如如何解决决信号的的完整性性问题？信号完整整性基本本上是阻阻抗匹配配的问题题。而影影响阻抗抗匹配的的因素有有信号源源的架构构和输出出阻抗(ouutpuut iimpeedannce)，走线线的特性性阻抗，负负载端的的特性，走走线的拓拓朴(toopollogyy)架构等等。解决决的方
3、式式是靠端端接(teermiinattionn)与调整整走线的的拓朴。4、差分分布线方方式是如如何实现现的？差分对的的布线有有两点要要注意，一一是两条线的长长度要尽尽量一样样长，另另一是两两线的间间距(此间距距由差分分阻抗决决定)要一直直保持不不变，也也就是要要保持平平行。平平行的方方式有两两种，一一为两条条线走在在同一走走线层(siide-by-sidde)，一为为两条线线走在上上下相邻邻两层(ovver-undder)。一般般以前者者sidde-bby-ssidee实现的的方式较较多。5、对于于只有一一个输出出端的时时钟信号号线，如如何实现现差分布布线？要用差分分布线一一定是信信号源和和接
4、收端端也都是是差分信信号才有有意义。所所以对只只有一个个输出端端的时钟钟信号是是无法使使用差分分布线的的。6、接收收端差分分线对之之间可否否加一匹匹配电阻阻？接收端差差分线对对间的匹匹配电阻阻通常会加,其值应应等于差差分阻抗抗的值。这这样信号号品质会会好些。7、为何何差分对对的布线线要靠近近且平行行？对差分对对的布线线方式应应该要适适当的靠靠近且平平行。所所谓适当当的靠近近是因为为这间距距会影响响到差分分阻抗(diiffeerenntiaal iimpeedannce)的值,此值是是设计差差分对的的重要参参数。需需要平行行也是因因为要保保持差分分阻抗的的一致性性。若两两线忽远远忽近,差分阻阻抗
5、就会会不一致致,就会影影响信号号完整性性(siignaal iinteegriity)及时间间延迟(tiiminng ddelaay)。8、如何何处理实实际布线线中的一一些理论论冲突的的问题1.基本本上,将模/数地分割隔隔离是对对的。要注意意的是信信号走线线尽量不不要跨过过有分割割的地方方(mooat),还有有不要让让电源和和信号的的回流电电流路径径(reeturrninng ccurrrentt paath)变太大大。 2.晶振是是模拟的的正反馈馈振荡电电路,要有稳稳定的振振荡信号,必须满满足looop ggainn与phaase的规范,而这模模拟信号号的振荡荡规范很很容易受受到干扰扰,即使
6、加grooundd guuardd trracees可能也也无法完完全隔离离干扰。而且离离的太远远,地平面面上的噪噪声也会会影响正正反馈振振荡电路路。所以,一定要要将晶振振和芯片片的距离离进可能能靠近。 3.确实高高速布线线与EMI的要求求有很多多冲突。但基本本原则是是因EMI所加的的电阻电电容或ferrritte bbeadd,不能能造成信信号的一一些电气气特性不不符合规规范。所以,最好先先用安排排走线和和PCB叠层的的技巧来来解决或或减少EMI的问题,如高速速信号走走内层。最后才用用电阻电电容或ferrritte bbeadd的方式,以降低低对信号号的伤害害。9、如何何解决高高速信号号的手
7、工工布线和和自动布布线之间间的矛盾盾？现在较强强的布线线软件的的自动布布线器大大部分都都有设定定约束条条件来控控制绕线线方式及及过孔数数目。各家EDA公司的的绕线引引擎能力力和约束束条件的的设定项项目有时时相差甚甚远。例如,是否有有足够的的约束条件控控制蛇行线(seerpeentiine)蜿蜒的的方式,能否控控制差分分对的走走线间距距等。这会影影响到自自动布线线出来的的走线方方式是否否能符合合设计者者的想法法。另外,手动调调整布线线的难易易也与绕绕线引擎擎的能力力有绝对对的关系系。例如,走线的的推挤能能力,过孔的的推挤能能力,甚至走走线对敷敷铜的推推挤能力力等等。所以,选择一一个绕线线引擎能能
8、力强的的布线器器,才是解解决之道道。10、关关于tesst ccouppon。testt cooupoon是用来来以TDRR (TTimee Doomaiin RRefllecttomeeterr)测量量所生产产的PCB板的特特性阻抗抗是否满满足设计计需求。一般要要控制的的阻抗有有单根线线和差分分对两种种情况。所以， teest couuponn上的走走线线宽宽和线距距(有差分分对时)要与所所要控制制的线一一样。最重要要的是测测量时接接地点的的位置。为了减减少接地地引线(grrounnd lleadd)的电感感值， TDDR探棒(prrobee)接地的的地方通通常非常常接近量量信号的的地方(p
9、rrobee tiip)，所以， teest couuponn上量测测信号的的点跟接接地点的的距离和和方式要要符合所所用的探探棒。详详情参考考如下链链接1. .inntell.coom/ddesiign/chiipseets/appplnoots/pccd_ppress3999.pddf2. (点选Apppliccatiion nottes)11、在在高速PCB设计中中，信号号层的空空白区域域可以敷敷铜，而而多个信信号层的的敷铜在在接地和和接电源源上应如如何分配配？一般在空空白区域域的敷铜铜绝大部部分情况况是接地地。只是在在高速信信号线旁旁敷铜时时要注意意敷铜与与信号线线的距离离，因为所所敷的
10、铜铜会降低低一点走走线的特特性阻抗抗。也要注注意不要要影响到到它层的的特性阻阻抗，例如在duaal sstriipliine的结构构时。12、是是否可以以把电源源平面上面的信信号线使使用微带带线模型型计算特特性阻抗抗？电源源和地平平面之间间的信号号是否可可以使用用带状线线模型计计算？是的，在在计算特特性阻抗抗时电源源平面跟跟地平面面都必须须视为参参考平面面。例如四四层板:顶层-电源层-地层-底层，这时顶顶层走线线特性阻阻抗的模模型是以以电源平平面为参参考平面面的微带带线模型型。13、在在高密度度印制板板上通过过软件自自动产生生测试点点一般情情况下能能满足大大批量生生产的测测试要求求吗？一般软件
11、件自动产产生测试试点是否否满足测测试需求求必须看看对加测测试点的的规范是是否符合合测试机机具的要要求。另另外，如如果走线线太密且且加测试试点的规规范比较较严，则则有可能能没办法法自动对对每段线线都加上上测试点点，当然，需需要手动动补齐所所要测试试的地方方。14、添添加测试试点会不不会影响响高速信信号的质质量？至于会不不会影响响信号质质量就要要看加测测试点的的方式和和信号到到底多快快而定。基基本上外外加的测测试点(不用线线上既有有的穿孔孔(viia oor DDIP pinn)当测测试点)可能加加在线上上或是从从线上拉拉一小段段线出来来。前者者相当于于是加上上一个很很小的电电容在线线上，后后者则
12、是是多了一一段分支支。这两两个情况况都会对对高速信信号多多多少少会会有点影影响，影影响的程程度就跟跟信号的的频率速速度和信信号缘变变化率(eddge ratte)有关。影影响大小小可透过过仿真得得知。原原则上测测试点越越小越好好(当然还还要满足足测试机机具的要要求)分支越越短越好好。15、若若干PCB组成系系统，各各板之间间的地线线应如何何连接？各个PCCB板子相相互连接接之间的的信号或或电源在在动作时时，例如如A板子有有电源或或信号送送到B板子，一一定会有有等量的的电流从从地层流流回到A板子(此为Kirrchooff currrennt llaw)。这地地层上的的电流会会找阻抗抗最小的的地方
13、流流回去。所所以，在在各个不不管是电电源或信信号相互互连接的的接口处处，分配配给地层层的管脚脚数不能能太少，以以降低阻阻抗，这这样可以以降低地地层上的的噪声。另另外，也也可以分分析整个个电流环环路，尤尤其是电电流较大大的部分分，调整整地层或或地线的的接法，来来控制电电流的走走法(例如，在在某处制制造低阻阻抗，让让大部分的的电流从从这个地地方走)，降低低对其它它较敏感感信号的的影响。16、能能介绍一一些国外外关于高高速PCB设计的的技术书书籍和资资料吗？现在高速速数字电电路的应应用有通通信网路路和计算算机等相相关领域域。在通通信网路路方面，PCB板的工工作频率率已达GHzz上下，迭迭层数就就我所
14、知知有到40层之多多。计算算机相关关应用也也因为芯芯片的进进步，无无论是一一般的PC或服务务器(Seerveer)，板子子上的最最高工作作频率也也已经达达到4000MHzz (如Rammbuss)以上上。因应应这高速速高密度度走线需需求，盲盲埋孔(bllindd/buurieed vviass)、mirrcrooviaas及buiild-up制程工艺的需求求也渐渐渐越来越越多。这些设设计需求求都有厂厂商可大大量生产产。以下提提供几本本不错的的技术书书籍： 1.Howwardd W. Joohnsson，“Higgh-SSpeeed DDigiitall Deesiggn A Hanndbooo
15、k of Blaack Maggic”； 2.Steepheen HH. HHalll，“Higgh-SSpeeed DDigiitall Syysteem DDesiign”； 3.Briian Yanng，“Diggitaal SSignnal Inttegrrityy”；4.DDoogglass Brrookk，“Inttegrrityy Isssuees aand printted Cirrcuiit BBoarrd DDesiign”。17、两两个常被被参考的的特性阻阻抗公式式：a.微带带线(miicroostrrip) Z=877/ssqrtt(Err+1.41)lln55.988
16、H/(0.88W+TT)其其中，W为线宽宽，T为走线线的铜皮皮厚度，H为走线线到参考考平面的的距离，Er是PCB板材质质的介电电常数(diieleectrric connstaant)。此公公式必须须在0.1(W/H)2.00及1(Er)155的情况况才能应应用。 b.带状线(sttripplinne) Z=60/sqrrt(EEr)ln4H/0.67(T+0.88W)其中中，H为两参参考平面面的距离离，并且且走线位位于两参参考平面面的中间间。此公公式必须须在W/HH0.35及T/HH1000MHHz）高密密度PCB设计中中的技巧巧?在设计高高速高密密度PCB时，串串扰(crrossstall
17、k iinteerfeerennce)确实是是要特别别注意的的，因为为它对时时序(tiiminng)与信号号完整性(siignaal iinteegriity)有很大大的影响响。以下下提供几几个注意意的地方方： 1.控制走走线特性性阻抗的的连续与与匹配。 2.走线间间距的大大小。一一般常看看到的间间距为两两倍线宽宽。可以以透过仿仿真来知知道走线线间距对对时序及及信号完完整性的的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。 3.选择适当的端接方式。 4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。 5.利用盲埋孔(blind/b
18、uried via)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。23、模模拟电源源处的滤滤波经常常是用LC电路。但但是为什什么有时时LC比RC滤波效效果差？LC与RRC滤波效效果的比比较必须须考虑所所要滤掉掉的频带带与电感感值的选选择是否否恰当。因为电电感的感感抗(reeacttancce)大小与与电感值值和频率率有关。如如果电源源的噪声声频率较较低，而而电感值值又不够够大，这这时滤波波效果可可能不如如RC。但是是，使用用RC滤波要要付出的的代价是是电阻本本身会耗
19、耗能，效效率较差差，且要要注意所所选电阻阻能承受受的功率率。24、滤滤波时选选用电感，电容容值的方法是是什么？电感值的的选用除除了考虑虑所想滤滤掉的噪噪声频率率外，还还要考虑虑瞬时电电流的反反应能力力。如果果LC的输出出端会有有机会需需要瞬间间输出大大电流，则则电感值值太大会会阻碍此此大电流流流经此此电感的的速度，增增加纹波波噪声(riipplle nnoisse)。电容值值则和所所能容忍忍的纹波波噪声规规范值的的大小有有关。纹纹波噪声声值要求求越小，电电容值会会较大。而而电容的的ESRR/ESSL也会有有影响。另外，如如果这LC是放在开开关式电电源(swwitcchinng rreguula
20、ttionn poowerr)的输出出端时，还还要注意意此LC所产生生的极点点零点(poole/zerro)对负反反馈控制制(negaativve ffeeddbacck cconttroll)回路稳稳定度的的影响。25、如如何尽可可能的达达到EMC要求，又又不致造造成太大大的成本本压力？PCB板板上会因因EMC而增加加的成本本通常是是因增加加地层数数目以增增强屏蔽蔽效应及及增加了了ferrritte bbeadd、chooke等抑制制高频谐谐波器件件的缘故故。除此此之外，通通常还是是需搭配配其它机机构上的的屏蔽结结构才能能使整个个系统通通过EMC的要求求。以下下仅就PCB板的设设计技巧巧提供
21、几几个降低低电路产产生的电电磁辐射射效应。1、尽可可能选用用信号斜斜率(sllew ratte)较慢的的器件，以以降低信信号所产产生的高高频成分分。2、注意意高频器器件摆放的的位置，不不要太靠靠近对外外的连接接器。3、注意意高速信信号的阻阻抗匹配配，走线线层及其其回流电电流路径径(reeturrn ccurrrentt paath)，以减少少高频的的反射与与辐射。4、在各各器件的的电源管管脚放置置足够与与适当的的去耦合合电容以以缓和电电源层和和地层上上的噪声声。特别别注意电电容的频频率响应应与温度度的特性性是否符符合设计计所需。5、对外外的连接接器附近近的地可可与地层层做适当当分割，并并将连接
22、接器的地地就近接接到chasssiss grrounnd。6、可适适当运用用grooundd guuardd/shhuntt trracees在一些些特别高高速的信信号旁。但但要注意意guaard/shuunt tracces对走线特特性阻抗抗的影响响。7、电源源层比地地层内缩缩20H，H为电源源层与地地层之间间的距离离。26、当当一块PCB板中有有多个数数/模功能能块时，常常规做法法是要将将数/模地分分开，原原因何在在？将数/模模地分开开的原因因是因为为数字电电路在高高低电位位切换时时会在电电源和地地产生噪噪声，噪噪声的大大小跟信信号的速速度及电电流大小小有关。如如果地平平面上不不分割且且由
23、数字字区域电电路所产产生的噪噪声较大大而模拟拟区域的的电路又又非常接接近，则则即使数数模信号号不交叉叉，模拟的的信号依依然会被被地噪声声干扰。也也就是说说数模地地不分割割的方式式只能在在模拟电电路区域域距产生生大噪声声的数字字电路区区域较远远时使用用。27、另另一种作作法是在在确保数数/模分开开布局，且且数/模信号号走线相相互不交交叉的情情况下，整整个PCB板地不不做分割割，数/模地都都连到这这个地平平面上。道道理何在在？数模信号号走线不不能交叉叉的要求求是因为为速度稍稍快的数数字信号号其返回回电流路路径(reeturrn ccurrrentt paath)会尽量量沿着走走线的下下方附近近的地
24、流流回数字字信号的的源头，若若数模信信号走线线交叉，则则返回电电流所产产生的噪噪声便会会出现在在模拟电电路区域域内。28、在在高速PCB设计原原理图设设计时，如如何考虑虑阻抗匹匹配问题题？在设计高高速PCB电路时时，阻抗抗匹配是是设计的的要素之之一。而而阻抗值值跟走线线方式有有绝对的的关系，例如是是走在表面层(miccrosstriip)或内层(sttripplinne/ddoubble strripllinee)，与参参考层(电源层层或地层层)的距离离，走线线宽度，PCB材质等等均会影影响走线线的特性性阻抗值值。也就就是说要要在布线线后才能能确定阻阻抗值。一一般仿真真软件会会因线路路模型或或
25、所使用用的数学学算法的的限制而而无法考考虑到一一些阻抗抗不连续续的布线线情况，这这时候在在原理图图上只能能预留一一些terrminnatoors(端接)，如串串联电阻阻等，来来缓和走走线阻抗抗不连续续的效应应。真正正根本解解决问题题的方法法还是布布线时尽尽量注意意避免阻阻抗不连连续的发发生。29、哪哪里能提提供比较较准确的的IBIIS模型库库？IBISS模型的的准确性性直接影影响到仿仿真的结结果。基基本上IBIIS可看成成是实际际芯片I/OO buuffeer等效电电路的电电气特性性资料，一一般可由由SPIICE模型转转换而得得(亦可采采用测量量，但限制制较多)，而SPIICE的资料料与芯片片
26、制造有有绝对的的关系，所所以同样样一个器器件不同同芯片厂厂商提供供，其SPIICE的资料料是不同同的，进进而转换换后的IBIIS模型内内之资料料也会随随之而异异。也就就是说，如如果用了了A厂商的的器件，只只有他们们有能力力提供他他们器件件准确模模型资料料，因为为没有其其它人会会比他们们更清楚楚他们的的器件是是由何种种工艺做做出来的的。如果果厂商所所提供的的IBIIS不准确确，只能不不断要求求该厂商商改进才是根根本解决决之道。30、在在高速PCB设计时时，设计计者应该该从那些些方面去去考虑EEMC、EMI的规则则呢？一般EMMI/EEMC设计时时需要同同时考虑虑辐射(raadiaatedd)与传
27、导(coonduucteed)两个方方面.前者归归属于频频率较高高的部分分(330MHHz)后者则则是较低低频的部部分(330MHHz).所以不不能只注注意高频频而忽略略低频的的部分.一个好好的EMII/EMMC设计必必须一开开始布局局时就要要考虑到到器件的的位置, PPCB迭层的的安排,重要联联机的走走法,器件的的选择等等,如果这些些没有事事前有较较佳的安安排,事后解解决则会会事倍功功半,增加成成本.例如时钟产生器器的位置置尽量不不要靠近近对外的的连接器器,高速信信号尽量量走内层层并注意意特性阻阻抗匹配配与参考考层的连连续以减减少反射射,器件所所推的信信号之斜斜率(sllew ratte)尽
28、量小小以减低低高频成成分,选择去去耦合(deecouupliing/byppasss)电容时时注意其其频率响响应是否否符合需需求以降降低电源源层噪声声.另外,注意高高频信号号电流之之回流路路径使其其回路面面积尽量量小(也就是是回路阻阻抗looop iimpeedannce尽量小)以减少少辐射.还可以以用分割割地层的的方式以以控制高高频噪声声的范围围.最后,适当的的选择PCB与外壳壳的接地地点(chhasssis grooundd)。31、如如何选择择EDA工具？目前的ppcb设计软软件中，热热分析都都不是强强项，所所以并不不建议选选用，其其它的功功能1.33.4可以选选择PADDS或Cadde
29、ncce性能价价格比都都不错。 PLLD的设计计的初学学者可以以采用PLD芯片厂厂家提供供的集成成环境，在在做到百百万门以以上的设设计时可可以选用用单点工工具。32、请请推荐一一种适合合于高速速信号处处理和传传输的EDA软件。常规的电电路设计计，INNNOVEEDA的的 PAADS就非非常不错错，且有有配合用用的仿真真软件，而而这类设设计往往往占据了了70%的应用用场合。在在做高速速电路设设计，模模拟和数数字混合合电路，采采用Caddencce的解决决方案应应该属于性能价价格比较较好的软软件，当当然Menntorr的性能能还是非非常不错错的，特特别是它它的设计计流程管管理方面面应该是是最为优优
30、秀的。（大大唐电信信技术专专家王升）33、对对PCB板各层层含义的的解释Topooverrlayy -顶层器器件名称称，也叫 toop ssilkkscrreenn或者 toop ccompponeent leggendd,比如 R11 C55, IIC100.boottoomovverllay-同理multtilaayerr-如果你你设计一一个4层板，你你放置一一个 frree padd orr viia,定定义它作作为mulltillay那那么它的的pad就会自动出出现在4个层上，如如果你只只定义它它是topp laayerr,那么么它的pad就会只只出现在在顶层上上。34、22G以上高高
31、频PCB设计，走走线,排版,应重点点注意哪哪些方面面？2G以上上高频PCB属于射射频电路路设计，不不在高速速数字电电路设计计讨论范范围内。而而射频电电路的布布局（layyoutt)和布线线（rouutinng)应该和和原理图图一起考考虑的，因因为布局局布线都都会造成成分布效效应。而而且，射射频电路路设计一一些无源源器件是是通过参参数化定定义，特特殊形状状铜箔实实现，因因此要求求EDA工具能能够提供供参数化化器件，能能够编辑辑特殊形形状铜箔箔。Menntorr公司的boaardsstattionn中有专门的RF设计模模块，能能够满足足这些要要求。而而且，一一般射频频设计要要求有专专门射频频电路分
32、分析工具具，业界界最著名名的是agiilennt的eessoftt，和Menntorr的工具具有很好好的接口口。35、22G以上高高频PCB设计，微微带的设设计应遵遵循哪些些规则?射频微带带线设计计，需要要用三维维场分析析工具提提取传输输线参数数。所有有的规则则应该在在这个场场提取工工具中规规定。36、对对于全数数字信号号的PCB，板上上有一个个80MHHz的钟源。除了了采用丝丝网（接接地）外外，为了了保证有有足够的的驱动能能力，还还应该采采用什么么样的电电路进行行保护？确保时钟钟的驱动动能力，不不应该通通过保护护实现，一一般采用用时钟驱动芯芯片。一一般担心心时钟驱驱动能力力，是因因为多个个时
33、钟负负载造成成。采用用时钟驱驱动芯片片，将一一个时钟钟信号变变成几个个，采用用点到点点的连接接。选择择驱动芯芯片，除除了保证证与负载载基本匹匹配，信信号沿满满足要求求（一般般时钟为为沿有效效信号），在在计算系系统时序序时，要要算上时时钟在驱驱动芯片片内时延延。37、如如果用单单独的时时钟信号号板，一一般采用用什么样样的接口口，来保保证时钟钟信号的的传输受受到的影影响小？时钟信号号越短，传传输线效效应越小小。采用用单独的的时钟信信号板，会会增加信信号布线线长度。而而且单板板的接地地供电也也是问题题。如果果要长距距离传输输，建议议采用差差分信号号。LVDDS信号可可以满足足驱动能能力要求求，不过过
34、您的时时钟不是是太快，没没有必要要。38、227M,SDRRAM时钟线线（80MM-900M），这这些时钟钟线二三三次谐波波刚好在在VHF波段，从从接收端端高频窜窜入后干干扰很大大。除了了缩短线线长以外外，还有有那些好好办法？如果是三三次谐波波大，二二次谐波波小，可可能因为为信号占占空比为为50%，因为为这种情情况下，信信号没有有偶次谐谐波。这这时需要要修改一一下信号号占空比比。此外外，对于于如果是是单向的的时钟信信号，一一般采用用源端串串联匹配配。这样样可以抑抑制二次次反射，但但不会影影响时钟钟沿速率率。源端端匹配值值，可以以采用下下图公式式得到。39、什什么是走走线的拓拓扑架构构？Topo
35、ologgy,有的也也叫rouutinng oordeer.对于多端端口连接接的网络络的布线线次序。40、怎怎样调整整走线的的拓扑架架构来提提高信号号的完整整性？这种网络络信号方方向比较较复杂，因因为对单单向，双双向信号号，不同同电平种种类信号号，拓朴朴影响都都不一样样，很难难说哪种种拓朴对对信号质质量有利利。而且且作前仿仿真时，采采用何种种拓朴对对工程师师要求很很高，要要求对电电路原理理，信号号类型，甚甚至布线线难度等等都要了了解。41、怎怎样通过过安排迭迭层来减减少EMI问题？首先，EEMI要从系系统考虑虑，单凭凭PCB无法解解决问题题。层叠叠对EMI来讲，我我认为主主要是提提供信号号最短
36、回回流路径径，减小小耦合面面积，抑抑制差模模干扰。另另外地层层与电源源层紧耦耦合，适适当比电电源层外外延，对对抑制共共模干扰扰有好处处。42、为为何要铺铺铜？一般铺铜铜有几个个方面原原因。，EMCC.对于大大面积的的地或电电源铺铜铜，会起起到屏蔽蔽作用，有有些特殊殊地，如如PGNND起到防防护作用用。，PCB工艺要要求。一一般为了了保证电电镀效果果，或者者层压不不变形，对对于布线线较少的的PCB板层铺铺铜。，信号号完整性性要求，给给高频数数字信号号一个完完整的回回流路径径，并减减少直流流网络的的布线。当当然还有有散热，特特殊器件件安装要要求铺铜铜等等原原因。43、在在一个系系统中，包包含了ds
37、p和pld，请问问布线时时要注意意哪些问问题呢？看你的信信号速率率和布线线长度的的比值。如如果信号号在传输输线上的的时延和和信号变变化沿时时间可比比的话，就就要考虑虑信号完完整性问问题。另另外对于于多个DSP，时钟钟，数据据信号走走线拓普普也会影影响信号号质量和和时序，需需要关注注。44、除除prootell工具布布线外，还还有其他他好的工工具吗？至于工具具，除了了PROOTELL，还有有很多布布线工具具，如MENNTORR的WG220000,ENN20000系列和powwerppcb，Caddencce的alllegrro，zukken的caddstaar,ccr50000等，各各有所长长。
38、45、什什么是“信号回回流路径径”？信号回流流路径,即retturnn cuurreent。高速速数字信信号在传传输时，信信号的流流向是从从驱动器器沿PCB传输线线到负载载，再由由负载沿沿着地或或电源通通过最短短路径返返回驱动动器端。这这个在地地或电源源上的返返回信号号就称信信号回流流路径。Dr.Johhsonn在他的的书中解解释，高高频信号号传输，实实际上是是对传输输线与直直流层之之间包夹夹的介质质电容充充电的过过程。SI分析的就就是这个个围场的的电磁特特性，以以及他们们之间的的耦合。46、如如何对接接插件进进行SI分析？在IBIIS3.2规范中中，有关关于接插插件模型型的描述述。一般般使用
39、EBD模型。如如果是特特殊板，如如背板，需需要SPIICE模型。也也可以使使用多板板仿真软软件（HYPPERLLYNXX或IS_mulltibboarrd），建建立多板板系统时时，输入入接插件件的分布布参数，一般从接插件手册中得到。当然这种方式会不够精确，但只要在可接受范围内即可。47、请请问端接接的方式式有哪些些？端接（ttermminaal）,也称匹匹配。一一般按照照匹配位位置分有有源端匹匹配和终终端匹配配。其中中源端匹匹配一般般为电阻阻串联匹匹配，终终端匹配配一般为为并联匹匹配，方方式比较较多，有有电阻上上拉，电电阻下拉拉，戴维维南匹配配，AC匹配，肖肖特基二二极管匹匹配。48、采采用端
40、接接（匹配配）的方方式是由由什么因因素决定定的？匹配采用用方式一一般由BUFFFERR特性，拓拓普情况况，电平平种类和和判决方方式来决决定，也也要考虑虑信号占占空比，系系统功耗耗等。49、采采用端接接（匹配配）的方方式有什什么规则则？数字电路路最关键键的是时时序问题题，加匹匹配的目目的是改改善信号号质量，在在判决时时刻得到到可以确确定的信信号。对对于电平平有效信信号，在在保证建建立、保保持时间间的前提提下，信信号质量量稳定；对延有有效信号号，在保保证信号号延单调调性前提提下，信信号变化化延速度度满足要要求。MenntorrICX产品教教材中有有关于匹匹配的一一些资料料。另外外Higgh SSp
41、eeed DDigiitall deesiggn aa haand boook oof bblacckmaagicc有一一章专门门对terrminnal的讲述述，从电电磁波原原理上讲讲述匹配配对信号号完整性性的作用用，可供供参考。50、能能否利用用器件的的IBIIS模型对对器件的的逻辑功功能进行行仿真？如果不不能，那那么如何何进行电电路的板板级和系系统级仿仿真？IBISS模型是是行为级级模型，不不能用于于功能仿仿真。功功能仿真真，需要要用SPIICE模型，或或者其他他结构级级模型。免串扰？变化的信信号（例例如阶跃跃信号）沿沿传输线线由A到B传播，传传输线C-D上会产产生耦合合信号，变变化的信信
42、号一旦旦结束也也就是信信号恢复复到稳定定的直流流电平时时，耦合合信号也也就不存存在了，因因此串扰扰仅发生生在信号号跳变的的过程当当中，并并且信号号沿的变变化（转转换率）越越快，产产生的串串扰也就就越大。空空间中耦耦合的电电磁场可可以提取取为无数数耦合电电容和耦耦合电感感的集合合，其中中由耦合合电容产产生的串串扰信号号在受害害网络上上可以分分成前向向串扰和和反向串串扰Sc，这个个两个信信号极性性相同；由耦合合电感产产生的串串扰信号号也分成成前向串串扰和反反向串扰扰SL，这两两个信号号极性相相反。耦耦合电感感电容产产生的前前向串扰扰和反向向串扰同同时存在在，并且且大小几几乎相等等，这样样，在受受害
43、网络络上的前前向串扰扰信号由由于极性性相反，相相互抵消消，反向向串扰极极性相同同，叠加加增强。串串扰分析析的模式式通常包包括默认认模式，三三态模式式和最坏坏情况模模式分析析。默认认模式类类似我们们实际对对串扰测测试的方方式，即即侵害网网络驱动动器由翻翻转信号号驱动，受受害网络络驱动器器保持初初始状态态（高电电平或低低电平），然然后计算算串扰值值。这种种方式对对于单向向信号的的串扰分分析比较较有效。三三态模式式是指侵侵害网络络驱动器器由翻转转信号驱驱动，受受害的网网络的三三态终端端置为高高阻状态态，来检检测串扰扰大小。这这种方式式对双向向或复杂杂拓朴网网络比较较有效。最最坏情况况分析是是指将受受
44、害网络络的驱动动器保持持初始状状态，仿仿真器计计算所有有默认侵侵害网络络对每一一个受害害网络的的串扰的的总和。这这种方式式一般只只对个别别关键网网络进行行分析，因因为要计计算的组组合太多多，仿真真速度比比较慢。72、导导带，即即微带线线的地平平面的铺铺铜面积积有规定定吗？对于微波波电路设设计，地地平面的的面积对对传输线线的参数数有影响响。具体体算法比比较复杂杂（请参参阅安杰杰伦的EESSOFTT有关资资料）。而而一般PCB数字电电路的传传输线仿仿真计算算而言，地平面面积对传输线参数没有影响，或者说忽略影响。73、在在EMC测试中中发现时时钟信号号的谐波波超标十十分严重重，只是是在电源源引脚上上连接去去耦电容容。在PCB设计中中需要注注意哪些些方面以以抑止电电磁辐射射呢？EMC的的三要素素为辐射射源，传传播途径径和受害害体。传传播途径径分为空空间辐射射传播和和电缆传传导。所所以要抑抑制谐波波，首先先看看它它传播的的途径。电电源去耦耦是解决决传导方方式传播播，此外外，必要要的匹配配和屏蔽蔽也是需需要的。74、采采用4层板设设计的产产品中，为为什么有有些是双双面铺地地的，有有些不是是？铺地的作作用有几几