《序列发生器设计.ppt》由会员分享，可在线阅读，更多相关《序列发生器设计.ppt（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、序列发生器设计序列发生器设计1序列发生器序列发生器数字系统中，常需要串行周期性信号；序列信号：按照特定顺序排列的串行数字信号；序列信号发生器：生成某个特定规则下的序列信号的电路。2序列发生器的应用序列发生器的应用序列发生器的应用广泛：例M序列加密系统XEYEYX3序列发生器的设计序列发生器的设计序列信号发生器的设计方法：根据给定的序列信号设计序列信号生成电路；根据序列长度M，选择长度为M的序列信号；序列信号发生器的结构：移存型序列信号发生器；计数型信号发生器；4移存型序列信号发生器移存型序列信号发生器以移位寄存器作为主要存储部件；将给定的长度为M的序列信号，按移存规律，组成M个状态组合，完成状
2、态转移；求出移位寄存器的串行输入激励函数，即可构成该序列信号的产生电路。例：设计产生序列信号为11000的发生器5移存型序列信号发生器移存型序列信号发生器序号Q3Q2Q101101100200030014011状态转移表状态转移表6移存型序列信号发生器移存型序列信号发生器第一步：根据要求列真值表和状态图第二步：根据真值表画卡诺图，求次态方程；Q1n+1=not(Q3n.Q2n)第三步：检查系统能否自启动；第四步：确定触发器类型和数目；第五步：确定逻辑电路图；7移存型序列信号发生器移存型序列信号发生器entity shiftxuilie isport(clk:in bit;d:in bit;se
3、t:in bit;reset:in bit;q:out bit;nq:out bit);end shiftxuilie;architecture behavioral of shiftxuilie iscomponent Dtriggerport(clk:in bit;d:in bit;set:in bit;reset:in bit;q:out bit;nq:out bit);end component;signal t0,t00,t01,t1,t10,t11,t2,t20,t21,t3,t4,t5:bit:=0;begin U1:Dtrigger port map(clk,t0,set,re
4、set,t00,t01);U2:Dtrigger port map(clk,t00,set,reset,t10,t11);U3:Dtrigger port map(clk,t10,set,reset,t20,t21);t0=t11 and t21;q=t20;nq=not t20;end behavioral;8序列发生器的功能仿真波形的建立序列发生器的功能仿真波形的建立9计数型序列信号发生器计数型序列信号发生器以同步计数器为基础；例：设计产生序列信号为1111000100的发生器；序列长度M=10，选用一个模10的同步计数器10计数型序列信号发生器计数型序列信号发生器Q3Q2Q1Q0F000
5、01000110010100111010000101001100011111000010010F=(not(Q3)and not(Q2)or(Q1 and Q0)11计数型序列信号发生器计数型序列信号发生器library ieee;use ieee.std_logic_1164.all;use;use;entity counterxuelie isport(clk:in std_logic;clr:in std_logic;f:out std_logic;q:out std_logic_vector(3 downto 0);end counterxuelie;architecture beha
6、vioral of counterxuelie issignal q0:std_logic_vector(3 downto 0);signal temp1,temp2,temp3:std_logic;beginprocess(clk,clr)beginif(clr=0)thenq0=0000;elsif(clkevent and clk=1)thenif(q0=1001)thenq0=0000;elseq0=q0+1;end if;end if;end process;q=q0;temp1=(not q0(3)and(not q0(2);temp2=q0(1)and q0(0);temp3=(not temp1)and(not temp2);f state=S1;current_state state=S2;current_state state=S3;current_statestate=S4;current_statestate=S5;current_statestate=S6;current_statestate=S0;current_state state=S1;end case;END IF;end process;end Behavioral;15状态图状态图利用利用QuartusII软件软件16