《数字电子技术 4触发器和时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数字电子技术 4触发器和时序逻辑电路.ppt（43页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、4.1 触发器,4.2 时序逻辑电路,第4章,上页,下页,第4章 触发器和时序逻辑电路,返回,*4.3 应用举例,4.1.1 基本RS触发器,4.1.2 同步RS触发器,4.1.4 正边沿触发的D触发器,4.1.3 负边沿触发的JK触发器,第4章,上页,下页,4.1 触发器,返回,概述,第4章,上页,下页,集成触发器是组成时序逻辑电路的基本部件。,返回,翻页,它在某一时刻的输出状态不仅与该时刻的输入信号有关,还与电路原来的输出状态有关。,概述,触发器分为: RS触发器、D触发器、 JK触发器和T触发器。,第4章,上页,下页,1）具有0和1两个稳定状态。 在触发信号作用下,可以从一种稳定状态转换
2、到另一种稳定状态。,返回,翻页,2）具有记忆功能。 触发器的状态不仅和当时的输入有关,而且和以前的输出状态有关,这是触发器和门电路的最大区别。,4.1.1 基本RS触发器,特点：,电路组成,Q,3）若外加适当的信号，能实现两种稳态的相互转换。,两个与非门组成，,输出输入交叉连接。,上页,下页,第4章,返回,翻页,Q 从1态翻转至 0 态,Q 维持 0态不变,1,0,第4章,上页,下页,1,1,返回,翻页,1,1,0,1,0,Q 从0态翻转至 1态,Q 维持态“1”不变,第4章,上页,下页,1,1,返回,翻页,0,0,0,1,1,0,Q 维持 1态不变,Q 维持 0态不变,上页,下页,第4章,返
3、回,翻页,第4章,上页,下页,返回,翻页,基本 RS 触发器,逻辑状态转换表,符号,第4章,上页,下页,返回,翻页,当CP=0时，G3、G4门被封锁，无论S、R端加什么信号，它们输出全是1，触发器保持原来状态不变。,1. 同步 RS 触发器,符号,逻辑状态表,1 1 0,1 0 1,1 0 0,1 1 1,1,0,Qn,不定,上页,下页,G3 与 G4构成导引控制电路，CP为控制端。,4.1.2 同步RS触发器,在CP=1时,R、S的变化才能引起触发器翻转 。为正脉冲触发。,第4章,返回,翻页,工作波形图,Q,上页,下页,第4章,返回,翻页,C = 1时：逻辑状态表,D触发器转换为J-K触发器
4、,4.5.4 负边沿触发的JK触发器,上页,下页,第4章,返回,翻页,J,K,Qn,Qn+1,保持功能,置 1 功能,置 0 功能,计数功能,JK触发器逻辑状态表,上页,下页,第4章,返回,翻页,功 能,符号,0 0 Qn 记忆,1 0 1 置 1,0 1 0 置 0,JK触发器逻辑状态简化表,第4章,上页,下页,返回,翻页,JK触发器逻辑状态简化表：,波形图 ：,CP,K,J,上页,下页,第4章,返回,翻页,1,Q0,Q2,Q1,CP,用JK触发器构成计数器,上页,下页,返回,第4章,本节结束,4.1.3 正边沿触发的D触发器,所谓边沿触发是指触发器的次态仅由时钟脉冲的上升沿或下降沿来到时的
5、输入信号决定，在此以前或以后输入信号的变化不会影响触发器的状态。,上页,下页,第4章,返回,翻页,来一个时钟脉冲，触发器翻转一次且只能翻转一次。,置 1,置 0,触发方式：边沿触发型，且上升沿有效。,Qn+1跟随D,0 1 0,1 0 1,0 0 0,1 1 1,触发器逻辑状态转换表,正边沿触发的D触发器,上页,下页,第4章,返回,翻页,符号,CP,已知正边沿触发D触发器CP和D端的波形，试画出输出端Q的波形。,D,Q,上页,下页,第4章,返回,翻页,0,例题4.5.1,4.2 时序逻辑电路,4.2.2 计数器,4.2.3 时序逻辑电路的分析方法,概述,上页,下页,第4章,4.2.1 寄存器,
6、返回,时序逻辑电路分为： 同步时序逻辑电路和异步时序逻辑电路。,上页,下页,第4章,返回,翻页,概述,4.2.1 寄存器,寄存器用来暂时存放参与运算的数据和运算结果。一位触发器可寄存一位二进制数，存多少位数，就用多少个触发器。,寄存器分为数码寄存器和移位寄存器。,第4章,上页,下页,返回,翻页,由D触发器构成的四位数码寄存器,寄存二进制数：1011,清零,寄存,特点：并行入并行出,第4章,上页,下页,返回,翻页,0,1,1,1,移位寄存器,移位寄存器具有存放数码和移位的功能,单向移位寄存器,寄存二进制数：1011,1011,寄存,1,特点：串行入、并行或串行出,清零,第4章,上页,下页,返回,
7、翻页,双向移位寄存器,第4章,上页,下页,返回,右移串行输入端,功能：数码既可以左移，也可以右移。,左移串行输入端,翻页,4.2.2 计数器,计数器是计算机及各种数字逻辑系统的基本部件之一，它能累计输入脉冲数目或根据控制脉冲节奏进行加减法计数。,计数器分为两大类：, 同步计数器, 异步计数器,第4章,上页,下页,返回,翻页,CP,1. 二进制计数器,异步二进制加法计数器 （四位）,第4章,上页,下页,1,1,0,0,1,0,0,0,1,0,0,返回,翻页,计数工作波形图：,特点：结构简单，但各触发信号逐级传递，计数速度慢。,第4 章,上页,下页,Q0,Q1,Q2,Q3,返回,翻页,0,0,0,
8、0,1,0,0,0,0,0,0,1,1,1,0,0,同步四位二进制加法计数器,J0 = K0 = 1，J1 = K1 = Q0，,J2 = K2 = Q0Q1，J3 = K3 = Q0Q1Q2，,工作过程：,清零,计数,上页,下页,第4 章,返回,翻页,输入输出逻辑状态对应关系表,上页,下页,第4章,0 0 0 0,1 1 0 0 0 0 0 0,0 0 0 1,1 1 1 1 0 0 0 0,0 0 1 0,1 1 0 0 0 0 0 0,0 0 1 1,1 1 1 1 1 1 0 0,0 1 0 0,1 1 0 0 0 0 0 0,0 1 0 1,1 1 1 1 0 0 0 0,0 1 1
9、 0,1 1 0 0 0 0 0 0,0 1 1 1,1 1 1 1 1 1 1 1,1 0 0 0,特点：各触发器同步动作,返回,翻页,2. 十进制计数器,状态表：,上页,下页,第4章,返回,翻页,同步十进制加法计数器,Q3,Q2,Q1,Q0,J2 = K2 = Q0Q1，,工作过程：,计数,清零,1,上页,下页,第4章,返回,翻页,K,K,K,J3 = Q0Q1Q2 ,K3 = Q0,&,C,进位,输入输出逻辑关系对应表：,十进制数 Q3 Q2 Q1 Q0 J0 K0 J1 K1 J2 K2 J3 K3,J0=K0=1,K1=Q0,0 0 0 0 0,1 1 0 0 0 0 0 0
10、,1 0 0 0 1,1 1 1 1 0 0 0 1,2 0 0 1 0,1 1 0 0 0 0 0 0,3 0 0 1 1,1 1 0 1 1 1 0 1,4 0 1 0 0,1 1 0 0 0 0 0 0,5 0 1 0 1,1 1 1 1 0 0 0 1,6 0 1 1 0,1 1 0 0 0 0 0 0,7 0 1 1 1,1 1 1 1 1 1 1 1,8 1 0 0 0,1 1 0 0 0 0 0 0,9 1 0 0 1,1 1 0 1 0 0 0 1,0 0 0 0 0,1 1 0 0 0 0 0 0,上页,下页,第4章,返回,翻页,完成十进制计数，各触发器动作同步进行,工作波形
11、：,Q0,Q1,Q2,Q3,上页,下页,第4章,返回,翻页,五进制加法计数,上页,下页,第4 章,返回,翻页,输入输出逻辑关系对应表,0 0 0 0,1 1 1 1 0 0 1,1 0 0 1,1 1 1 1 1 0 1,2 0 1 0,1 1 1 1 0 0 1,3 0 1 1,1 1 1 1 1 1 1,4 1 0 0,0 1 1 1 0 0 1,5 0 0 0,实现异步五进制计数,上页,第4章,返回,本节结束,下页,上页,下页,第4章,返回,翻页,4.2.3 时序逻辑电路的分析方法,分析时序逻辑电路的步骤：,上页,下页,返回,第4章,分析图示时序逻辑电路的功能。（设初 始状态Q2 Q1Q
12、0 = 011）,Q2,Q2,Q1,Q1,Q0,Q0,J2,K2,J1,K1,J0,K0,S,S,R,CP,预置,状态转换表,解：输入端驱动方程为：,则状态方程为：,Q0 n+1 = Q2 nQ1 n+1 = Q0 nQ2 n+1 = Q1 n,依状态转换表分析，该电路为一顺序脉冲发生电路。,翻页,例4.2.1,代入JK触发器特性方程,*4.3 应用举例,4.3.1 9位数字密码锁电路,4.3.2 带数字显示的七路抢答器,第4章,上页,下页,返回,4.3.1 9位数字密码锁电路,翻页,第4章,上页,下页,返回,本电路的核心部分是一块COMS集成电路CC4017S十进制计数器/09译码器。计数器在时钟上升沿计数，计数结果经译码器译码后在Q0Q9输出。,翻页,第4章,上页,下页,返回,4.3.2 带数字显示七路抢答器,下图是一种用集成器件组成的抢答器，具有七路输入、数字显示、音响提示等功能，结构简单，性能可靠。,本章结束,第4章,上页,返回,