《电工电子技术课程触发器和时序逻辑电路.pptx》由会员分享，可在线阅读，更多相关《电工电子技术课程触发器和时序逻辑电路.pptx（110页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、教学基本要求教学基本要求掌握RS触发器、JK触发器、D触发器的逻辑功能。理解寄存和移位寄存器的工作原理理解二进制计数器、二十进制计数器的工作原理。了解集成定时器的工作原理。了解用集成定时器组成的单稳触发器、多谐振荡器的工作原理一般了解可编程逻辑阵列本章讲授学时6学时，课外学时18学时第1页/共110页主要内容主要内容 双稳态触发器 时序逻辑电路 集成555定时器 可编程逻辑器件 本章小结第2页/共110页双稳态触发器 概述 基本R-S触发器 同步R-S触发器 J-K触发器 D触发器 T触发器和T触发器 触发器逻辑功能的转换第3页/共110页概述（概述（1 1）什么是双稳态触发器？双稳态触发器是
2、具有两个稳定状态双稳态触发器是具有两个稳定状态(1(1状态状态和和0 0状态状态)的电路。的电路。在外加输入信号的作用下，该电路可以由在外加输入信号的作用下，该电路可以由一种稳定状态翻转（转换）为另一种稳定状态一种稳定状态翻转（转换）为另一种稳定状态;当外加输入信号消失后，电路能保持翻转当外加输入信号消失后，电路能保持翻转后的状态不变后的状态不变;称为双稳态触发器，简称触发器。称为双稳态触发器，简称触发器。第4页/共110页概述（概述（2 2）双稳态触发器的类型 基本基本R-SR-S触发器触发器同步同步R-SR-S触发器触发器J-KJ-K触发器触发器D D触发器触发器T T触发器和触发器和T
3、T触发器触发器第5页/共110页基本基本R-SR-S触发器触发器(1)(1)基本基本RSRS触发器由两个与非门组成。两个与非触发器由两个与非门组成。两个与非门各有一个输出端和输入端交叉连接，形成反馈门各有一个输出端和输入端交叉连接，形成反馈.输入端输入端输出端输出端第6页/共110页基本基本R-SR-S触发器触发器(2)(2)*输入端输入端（此时输出端可能（此时输出端可能Q=1，也可能，也可能Q=0）此后即使输入全变为此后即使输入全变为1，输出也不改变，输出也不改变*输入端输入端此后即使输入全变为此后即使输入全变为1，输出也不改变，输出也不改变（此时输出端可能（此时输出端可能Q=1，也可能，也
4、可能Q=0）*输出端输出端*输出端输出端101101 10010101010111第7页/共110页基本基本R-SR-S触发器触发器(3)(3)*输入端输入端结果结果保持不变保持不变此时输出端如果此时输出端如果保持保持1 10 11 01 0此时输出端如果此时输出端如果0 1第8页/共110页基本基本R-SR-S触发器触发器(4)(4)*输入端输入端这时，如果两个输入端同时变为这时，如果两个输入端同时变为1即即 此时与门此时与门A A、B B均有一个输入端均有一个输入端为为0 0，故。它们均关闭，输出，故。它们均关闭，输出两个与门都将由关闭转为开通两个与门都将由关闭转为开通,并使输并使输出由出
5、由1 1向向0 0转换，如果转换，如果A A门的速度快，则门的速度快，则Q=1Q=1，反之，则，反之，则Q=0Q=0。触发器的输出状。触发器的输出状态不确定。态不确定。所以所以的输入状态是的输入状态是不允许的不允许的，使用时，必须注意避免，使用时，必须注意避免不定不定保持保持第9页/共110页基本基本R-SR-S触发器触发器(5)(5)逻辑状态表不定不定保持保持第10页/共110页基本基本R-SR-S触发器触发器(6)(6)（1 1）触发器的状态：）触发器的状态：触发器的输出有两个稳定状态触发器的输出有两个稳定状态触发器处于触发器处于1 1状态。状态。触发器处于触发器处于0 0状态。状态。（2
6、 2）触发器的置位：）触发器的置位：置置0 0置置1 1第11页/共110页基本基本R-SR-S触发器触发器(7)(7)（3 3）触发器的记忆）触发器的记忆（4 4）触发器的翻转条件）触发器的翻转条件 用状态表表示输入和输出间的逻辑关系时，必须考用状态表表示输入和输出间的逻辑关系时，必须考虑触发器原来的输出状态。由这样得出的状态表称为逻虑触发器原来的输出状态。由这样得出的状态表称为逻辑状态转换表。表中用辑状态转换表。表中用Q Qn n表示原来的输出状态，称为原表示原来的输出状态，称为原态，用态，用Q Qn+1n+1表示触发器的下一个输出状态，称为次态。表示触发器的下一个输出状态，称为次态。触发
7、器在外加输入信号的作用下，输触发器在外加输入信号的作用下，输出状态发生变化。此后，若输入信号除去，出状态发生变化。此后，若输入信号除去，触发器能保持翻转后的状态不变。触发器能保持翻转后的状态不变。第12页/共110页基本基本R-SR-S触发器触发器(8)(8)基本基本RSRS触发器的状态表触发器的状态表不定不定100不定不定000111100111110101001010001不定0011110001状态简表状态简表 RS RS触发器也可由触发器也可由或非门组成，除非特或非门组成，除非特别指出，本书都采用别指出，本书都采用与非门构成与非门构成第13页/共110页同步同步R-SR-S触发器触发器
8、(1)(1)基本基本RSRS触发器的缺点：输入端的信号一触发器的缺点：输入端的信号一旦发生变化，输出随之发生变化，而无法在旦发生变化，输出随之发生变化，而无法在时间上加以控制。时间上加以控制。第14页/共110页同步同步R-SR-S触发器触发器(1)(1)把两个起控制作用的把两个起控制作用的与非门与非门C C和和D D按图示方按图示方式与基本式与基本RSRS触发器相触发器相连，构成同步连，构成同步RSRS触发触发器。器。同步同步RS触发器触发器R R、S S数据输入端数据输入端 CPCP时钟脉冲输入端时钟脉冲输入端 第15页/共110页同步同步R-SR-S触发器触发器(2)(2)同步同步RS触
9、发器触发器同同步步RS触触发发器器 所谓所谓同步同步，就是指触发，就是指触发器状态的改变只发生在时钟器状态的改变只发生在时钟脉冲脉冲CPCP出现的时刻，即数字出现的时刻，即数字系统中的各个触发器受同一系统中的各个触发器受同一个时钟脉冲的控制而步调一个时钟脉冲的控制而步调一致的工作。致的工作。第16页/共110页同步同步R-SR-S触发器触发器(3)(3)同步同步RS触发器触发器直接置直接置0 0输入端输入端直接置直接置1 1输入端输入端不受时钟脉冲的同步控制，不受时钟脉冲的同步控制，所以也称为异步输入端。所以也称为异步输入端。在不需要对触发器直接置在不需要对触发器直接置0 0或置或置1 1时，
10、应使它们处于时，应使它们处于高电位。高电位。第17页/共110页同步同步R-SR-S触发器触发器(4)(4)同步同步RS触发器触发器设：触发器的初始状态为：设：触发器的初始状态为：CP=0时时触发器保持原态触发器保持原态0111CP=1时时 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1CP Qn R S Qn+111111111010110 Qn0第18页/共110页同步同步R-SR-S触发器触发器(5)(5)同步同步RS触发器触发器S Sn nR Rn nQ Qn+1n+11 10 01 10 01 10 00 00 0Q Qn n1 11
11、1不定不定逻辑状态表为逻辑状态表为:第19页/共110页同步同步R-SR-S触发器触发器(6)(6)逻辑关系表达式逻辑关系表达式:如果在时钟脉冲的上升沿时，如果在时钟脉冲的上升沿时，R=S=1R=S=1，将会使，将会使C C、D D门同时输出门同时输出0 0，导致上面的基本，导致上面的基本RSRS触发器出现触发器出现R RD D S SD D同时为同时为0 0的情况，这时，触的情况，这时，触发器的输出状态将为不定。所以，发器的输出状态将为不定。所以，使用时，不允许出现使用时，不允许出现R=S=1R=S=1的情的情况。况。第20页/共110页同步同步R-SR-S触发器触发器(7)(7)同步R-S
12、触发器存在的问题空翻现象 触发器的主要用途之一就触发器的主要用途之一就是计数，处于计数状态的触发是计数，处于计数状态的触发器，每来一个计数脉冲，其状器，每来一个计数脉冲，其状态就应该改变一次。态就应该改变一次。工作情况分析工作情况分析 设每个与非门的平均传输延迟时间为设每个与非门的平均传输延迟时间为t tpdpd。且设触发器的现在且设触发器的现在状态为状态为0 0状态（即：状态（即：Q=0Q=0，Q=1Q=1），经技术鉴定，当），经技术鉴定，当CP=1CP=1时，经时，经2t2tpdpd以后，以后，Q Q由由0 0变成变成1 1，再经过，再经过1t1tpdpd以后，以后，Q Q由由1 1变成变
13、成0 0。即。即Q Qn+1n+1=1=1。也就是说，要同步也就是说，要同步RSRS出发器能可靠的翻转，时钟脉冲的宽度必须出发器能可靠的翻转，时钟脉冲的宽度必须大于大于3t3tpdpd。第21页/共110页同步同步R-SR-S触发器触发器(8)(8)但是，当但是，当CPCP脉冲的宽度大脉冲的宽度大于于3t3tpdpd后，再经过后，再经过3t3tpdpd触发器触发器又会翻转回到原来的又会翻转回到原来的0 0状态。状态。显然，当显然，当CPCP脉冲的持续时间较脉冲的持续时间较长，触发器就会不停的多次翻长，触发器就会不停的多次翻转，达不到计数的目的，这就转，达不到计数的目的，这就是所谓的是所谓的“空
14、翻空翻”现象。现象。改进措施改进措施形成主从结构和边沿触发结构的形成主从结构和边沿触发结构的触发器，以提高电路的抗干扰能触发器，以提高电路的抗干扰能力和克服空翻的产生。力和克服空翻的产生。第22页/共110页J-KJ-K触发器触发器(1)(1)JK JK触发器由两个基本触发器由两个基本R-SR-S组成，两个触发器的组成，两个触发器的时钟脉冲通过一个非门联时钟脉冲通过一个非门联系起来。工作时，时钟脉系起来。工作时，时钟脉冲的上升沿先使下面的触冲的上升沿先使下面的触发器（主触发器）翻转，发器（主触发器）翻转，而后其下降沿使上面的触而后其下降沿使上面的触发器（从触发器）翻转，发器（从触发器）翻转，这
15、种工作方式的触发器称这种工作方式的触发器称为主从型结构为主从型结构JKJK触发器。触发器。逻辑符号逻辑符号第23页/共110页J-KJ-K触发器触发器(2)(2)CP=1CP=1时，时，从触发器的输出不变；从触发器的输出不变；主触发器的输出取决于主触发器的输出取决于S S和和R R的取值：的取值：第24页/共110页J-KJ-K触发器触发器(3)(3)当当CPCP从从“1 1”变为变为“0 0”时：时：主触发器的状态不变；主触发器的状态不变；主触发器的输出信号送到从主触发器的输出信号送到从触发器，使从触发器的输出与触发器，使从触发器的输出与主触发器相同。主触发器相同。第25页/共110页J-K
16、J-K触发器触发器(4)(4)设在设在CPCP脉冲到来之前脉冲到来之前*当当J=1，K=1时：时：因为因为CP脉冲到来后，即脉冲到来后，即CP=1时，主触发时，主触发器的器的S=1，R=0故，主触发器翻转为故，主触发器翻转为1状态。状态。当当CP脉冲由脉冲由“1”变为变为“0”时，从时，从触发器也翻转为触发器也翻转为1状态。状态。第26页/共110页J-KJ-K触发器触发器(5)(5)设触发器的初始状态为设触发器的初始状态为“1 1”态态*当当J=1，K=1时：时：因为因为CP脉冲到来后，即脉冲到来后，即CP=1时，主触发时，主触发器的器的S=0，R=1故，主触发器翻转为故，主触发器翻转为0状
17、态。状态。当当CP脉冲由脉冲由“1”变为变为“0”时，从时，从触发器也翻转为触发器也翻转为1状态。状态。J=K=1J=K=1，来一个脉冲，触发器状，来一个脉冲，触发器状态翻转一次，具有计数的功能。态翻转一次，具有计数的功能。第27页/共110页J-KJ-K触发器触发器(6)(6)设触发器的初始状态为设触发器的初始状态为“0 0”态态*当当J=0，K=0时：时：因为因为 在在CPCP脉冲到来时，主触发器脉冲到来时，主触发器的状态不变，故在的状态不变，故在CPCP的下降沿的下降沿到来时，从触发器也保持不变。到来时，从触发器也保持不变。反之亦然。反之亦然。在在J=K=0J=K=0时，时钟脉冲过后，触
18、时，时钟脉冲过后，触发器保持原来状态不变。发器保持原来状态不变。第28页/共110页J-KJ-K触发器触发器(7)(7)设触发器的初始状态为设触发器的初始状态为“0 0”态态*当当J=1，K=0时：时：因为因为n 主触发器输出为主触发器输出为1 1，时钟脉冲，时钟脉冲过后，过后，从触发器从触发器输出为输出为1 1。设触发器的初始状态为设触发器的初始状态为“1 1”态态因为因为主触发器和从触发器保持主触发器和从触发器保持1 1 在在J=1J=1，K=0K=0时，时钟脉冲过后，时，时钟脉冲过后，触发器置触发器置1 1。第29页/共110页J-KJ-K触发器触发器(8)(8)设触发器的初始状态为设触
19、发器的初始状态为“0 0”态态*当当J=0，K=1时：时：因为因为n 主触发器和从触发器主触发器和从触发器输出为输出为0 0。设触发器的初始状态为设触发器的初始状态为“1 1”态态因为因为主触发器输出为主触发器输出为0 0，从触发器也，从触发器也输出输出0 0 在在J=0J=0，K=1K=1时，时钟脉冲过后，时，时钟脉冲过后，触发器置触发器置0 0。第30页/共110页J-KJ-K触发器触发器(9)(9)n 主从触发器是在主从触发器是在CP=1CP=1时，时，将输入信号暂存在主触发器将输入信号暂存在主触发器中；中；n 到到CPCP脉冲的下降沿到来脉冲的下降沿到来时，从触发器动作。时，从触发器动
20、作。n 它具有在时钟脉冲的后它具有在时钟脉冲的后沿翻转的特点。我们称其为沿翻转的特点。我们称其为后沿触发，并在逻辑符号中后沿触发，并在逻辑符号中用小圆圈表示。用小圆圈表示。第31页/共110页J-KJ-K触发器触发器(10)(10)11101010Qn00Qn+1KnJnJKJK触发器的逻辑关系为：触发器的逻辑关系为：第32页/共110页J-KJ-K触发器触发器(11)(11)11101010Qn00Qn+1KnJn已知已知JKJK触发器的触发器的CPCP和和J KJ K的波形如图，的波形如图，划出输出划出输出Q Q的波形。的波形。第33页/共110页D D触发器（触发器（1 1）如果在同步如
21、果在同步RSRS触发触发器中将与非门器中将与非门D D的输入端的输入端和与非门和与非门C C的输出端的输出端c c相相连，则在同步连，则在同步RSRS触发器触发器中也能避免出现中也能避免出现S=R=1S=R=1的的情况。这时，我们把与情况。这时，我们把与非门非门C C的输入端称为的输入端称为D D，并称该触发器为同步并称该触发器为同步D D触触发器。发器。第34页/共110页D D触发器（触发器（2 2）当当CPCP脉冲未出现时，输出脉冲未出现时，输出c=d=1c=d=1。当时钟脉冲上升沿。当时钟脉冲上升沿出现时出现时CP=1CP=1，n 如果如果D=1D=1，则，则c=0c=0，d=1d=1
22、。触发器的输出为：触发器的输出为：n 如果如果D=0D=0，则，则c=1c=1，d=0d=0。触发器的。触发器的输出为：输出为：第35页/共110页D D触发器（触发器（3 3）可见：不论输入端可见：不论输入端D D的的状态如何，时钟脉冲的上状态如何，时钟脉冲的上升沿出现后，触发器输出升沿出现后，触发器输出端的状态总是和输入端端的状态总是和输入端D D 的状态相同。的状态相同。逻辑状态表为：逻辑状态表为：DnQn+10011第36页/共110页D D触发器（触发器（4 4）DnQn+10011 在同步在同步D D触发器中，如果在触发器中，如果在CPCP保持高电平期间，保持高电平期间，D D的状
23、态发生变的状态发生变化，则输出也将发生变化，但在化，则输出也将发生变化，但在实际应用中，往往要求在一个实际应用中，往往要求在一个CPCP脉冲期间，触发器状态只能翻转脉冲期间，触发器状态只能翻转一次。为此，通常将一次。为此，通常将D D触发器改为触发器改为维持阻塞型结构，称为维持阻塞维持阻塞型结构，称为维持阻塞D D触发器。触发器。第37页/共110页D D触发器（触发器（5 5）DnQn+10011 维持阻塞维持阻塞D D触发器的特点触发器的特点:对应对应每一个时钟脉冲，维持阻塞每一个时钟脉冲，维持阻塞D D触发触发器的输出状态，只在时钟脉冲的上器的输出状态，只在时钟脉冲的上升沿出现时变化一次
24、。升沿出现时变化一次。维持阻塞维持阻塞D D触发器的逻辑关系为：触发器的逻辑关系为：Q Qn+1n+1=D=Dn n第38页/共110页D D触发器（触发器（6 6）DnQn+10011 已知已知CPCP脉冲和脉冲和D D输入的波形如下，输入的波形如下，试画出输出试画出输出Q Q的波形。的波形。第39页/共110页T T触发器和触发器和T T触发器触发器(1)(1)如果把如果把JKJK触发器的触发器的JKJK端接在一起，端接在一起，就构成所谓的就构成所谓的T T触发器。触发器。T T触发器得逻辑状态表如下：触发器得逻辑状态表如下：1 1Q Qn n0 0Q Qn+1n+1T Tn n（后沿翻转
25、）（后沿翻转）可见，当可见，当T=1T=1时，只要有时钟脉冲的下降沿，触发时，只要有时钟脉冲的下降沿，触发器就翻转，所以，器就翻转，所以，有时也把工作在有时也把工作在T=1T=1状态的触发器称状态的触发器称为为T T触发器。触发器。第40页/共110页触发器逻辑的转换触发器逻辑的转换(1)(1)1.将JK触发器转换为D触发器D D触发器的逻辑关系为触发器的逻辑关系为（后沿翻转）（后沿翻转）JnKnDnQn+101001011转换状态表转换状态表第41页/共110页T T触发器和触发器和T T触发器触发器(3)(3)2.将D触发器转换为T触发器如果将维持阻塞如果将维持阻塞D D触发器的触发器的D
26、 D端端和和 相连，就构成相连，就构成T T触发器，触发器，它的逻辑功能是每来一个脉冲它的逻辑功能是每来一个脉冲就翻转一次。就翻转一次。具有计数的功能。具有计数的功能。第42页/共110页时序逻辑电路时序逻辑电路时序逻辑电路概述计数器寄存器第43页/共110页时序逻辑电路的特点时序逻辑电路的特点 任一时刻的稳定输出不仅决定于该时刻的输入，而且任一时刻的稳定输出不仅决定于该时刻的输入，而且还和还和电路原来的输出状态有关。电路原来的输出状态有关。具备这种逻辑功能特点的电路，叫做时序逻辑电路，简称具备这种逻辑功能特点的电路，叫做时序逻辑电路，简称时序电路时序电路。1.1.通常时序电路由组合电路和存储
27、电路两部分组成。因时序通常时序电路由组合电路和存储电路两部分组成。因时序电路必然具有记忆功能，所以存储电路必不可少。而触发器电路必然具有记忆功能，所以存储电路必不可少。而触发器是构成存储电路的基本单元。是构成存储电路的基本单元。2.2.存储电路的输出必然反馈到到组合逻辑电路的输入端，与存储电路的输出必然反馈到到组合逻辑电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。输入信号一起，共同决定组合逻辑电路的输出。第44页/共110页时序逻辑电路的组成时序逻辑电路的组成时序逻辑电路的结构框图组合逻辑电路x1y1z1q1存储电路xiyjzkql 用输入信用输入信号和电路状号和电路状态（状态变态
28、（状态变量）的逻辑量）的逻辑函数来描述函数来描述时序电路逻时序电路逻辑功能的方辑功能的方法叫时序机。法叫时序机。以向量函数表示，则Y=FX，QZ=GX，QQn+1=HZ，Qn输出方程输出方程驱动方程或激励方程驱动方程或激励方程状态方程状态方程第45页/共110页时序逻辑电路的分析时序逻辑电路的分析1.从给定的逻辑图中，分析每个触发器的工作状态和翻转条件。2.分析电路的每一个状态方程，列出状态表。3.根据时序逻辑电路的状态表写出电路的逻辑函数，从而分析电路的逻辑关系。已知时序电路已知时序电路找出逻辑功能找出逻辑功能分析分析第46页/共110页时序逻辑电路的分析时序逻辑电路的分析根据时钟脉冲是否同
29、时加到所有触发器电路,有同步时序电路和异步时序电路之分分析同步时序电路的一般步骤：1.从给定的逻辑图写出每个触发器的驱动方程驱动方程（存储电路中每个触发器输入信号的逻辑函数式）。2.把所得的驱动方程代入相应触发器的特性方程，得出每个触发器的状态方程状态方程，从而得到由这些状态方程组成的整个时序电路的状态方程组。3.根据逻辑图写出电路的输出方程输出方程。第47页/共110页时序逻辑电路的分析时序逻辑电路的分析异步时序电路分析 在异步时序电路中，所有的触发器并非共用同一个时钟信号，所以每次电路状态发生转换时，并不是所有触发器都有时钟信号。因此分析时首先要找出哪些触发器有时钟信号，哪些没有时钟。有时
30、钟作用的触发器才可以按特性方程计算次态，而无时钟作用的触发器则保持原状态不变。第48页/共110页时序逻辑电路的分析时序逻辑电路的分析例1：时序电路见下图。写出它的驱动方程、状态方程和输出方程，分析其逻辑功能。FF1FF3为主从JK触发器、下降沿动作。输入端悬空时等同逻辑1.1J1KC11J1KC11J1KC1CP1&Y&FF1FF2FF3驱动方程驱动方程输出方程输出方程代入JK触发器的特性方程状态方程状态方程第49页/共110页时序逻辑电路的简单分析时序逻辑电路的简单分析例2：JK触发器连接如图。已知A、B信号波形，求输出端Q的波形。设Q初态为0。1A1JC1CP1KB1234tOtOtOt
31、O5t1t2t3t4t5代入代入JK触发器特性方程，得：触发器特性方程，得：若原若原Q=0，则，则CP作用后作用后Qn+1=；若；若原原Q=1，则，则CP作用后作用后Qn+1=。解：第50页/共110页计数器计数器概述二进制计数器十进制计数器第51页/共110页计数器计数器(1)(1)触发器的用途之一也就是组成各种类型的触发器的用途之一也就是组成各种类型的计数器计数器 计数器是电子计算机和数字逻辑系统中的计数器是电子计算机和数字逻辑系统中的基本部件之一，它能基本部件之一，它能累计累计输入的脉冲数目，以输入的脉冲数目，以进行求和或作为判断的依据进行求和或作为判断的依据。第52页/共110页计数器
32、计数器(1)(1)计数器分类计数器分类按计数按计数数值变化数值变化分：分：按按进制进制（计数器的（计数器的模数模数）分）分:按计数器各按计数器各触发器状态变化先后次序触发器状态变化先后次序分分:加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制、十进制、十六进制计数器等二进制、十进制、十六进制计数器等.同步计数器、异步计数器。同步计数器、异步计数器。第53页/共110页计数器计数器(3)(3)四位二进制计数器需要四个触发器需要四个触发器 四位二进制数的加法计四位二进制数的加法计数规则数规则每来一个脉每来一个脉冲，最低位触发器翻转冲，最低位触发器翻转一次一次二二 进进 制制 数数
33、Q3 Q2 Q1 Q0计数计数脉冲脉冲十进十进制数制数0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 1011 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 1516 0 0 0 0 0第54页/共110页计数器计数器(4)(4)四位二进制计数器四位四位异步异步二进制加法计数器二进制加法计数器二二 进进 制制 数数Q3 Q2 Q1
34、 Q0计数计数脉冲脉冲十进十进制数制数0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 1011 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 1516 0 0 0 0 0QQ一一JKCQQ一一JKC计数计数 脉冲脉冲清零清零Q3Q2Q1Q0四位异步二进制加法计数器四位异步二进制加法计数器（J、K端悬空，相当于端悬空，相当于“1”）
35、QQ一一JKCQQ一一JKC第55页/共110页计数器计数器(5)(5)四位二进制计数器电路特点电路特点每个触发器的每个触发器的JKJK端悬空，相当于端悬空，相当于J=1J=1，K=1K=1的状态。的状态。具有计数功能。具有计数功能。高位触发器是在低位触发器由高位触发器是在低位触发器由1 1变为变为0 0时翻转（下降时翻转（下降沿触发）沿触发）每个触发器的每个触发器的CPCP脉冲由低位的脉冲由低位的Q Q端提供，从而保证端提供，从而保证在脉冲的下降沿翻转在脉冲的下降沿翻转如采用上升沿触发的如采用上升沿触发的J-KJ-K触发器，则把低位的触发器，则把低位的 Q Q 端端接至高位的脉冲信号输入端，
36、作为接至高位的脉冲信号输入端，作为进位信号进位信号。第56页/共110页计数器计数器(6)(6)工作波形图工作波形图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CQ0Q1Q2Q3（二 分频）（四 分频）（八 分频）（十六分频）010100010010001101000110011110001001101010111100110111101111 0000 由于每来一个计数脉冲，计数器的值加由于每来一个计数脉冲，计数器的值加1 1，所以，所以，称为称为加法计数器加法计数器。触发器输出状态变化有先有后，是异步的，所以触发器输出状态变化有先有后，是异步的，所以称为称为
37、异步计数器异步计数器。第57页/共110页计数器计数器(7)(7)四位四位同步同步二进制加法计数器二进制加法计数器说明：说明：J J、K K输入端自带与门输入端自带与门QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0四位四位同步同步二进制加法计数器二进制加法计数器RD二二 进进 制制 数数Q3 Q2 Q1 Q0计数计数脉冲脉冲十进十进制数制数0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0
38、 0 1 910 1 0 1 0 1011 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 1516 0 0 0 0 0对于主从型对于主从型J-KJ-K触发器：触发器：翻转的条件是翻转的条件是 J=K=1。第58页/共110页对于第对于第四四位触发器来说位触发器来说只有当前三位均为只有当前三位均为“1 1”时才翻转，故时才翻转，故特别说明：特别说明：J=K便由便由J-K触发器触发器转换转换成成了了T触发器触发器！如果由如果由T T触发器（附以门电路）构成同步触发器（附以门电路）构成同步 n n 位加法计数器，则第位加法计数
39、器，则第 i(1(1i n n）位翻转的条）位翻转的条件是：件是：只有比第只有比第 i 位低的所有位的状态都为位低的所有位的状态都为“1 1”时，第时，第 i 位才翻转位才翻转，即，即QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0四位四位同步同步二进制加法计数器二进制加法计数器RD计数器(8)(8)第59页/共110页计数器计数器(9)(9)例题：分析如图电路的逻辑功能，说明其用途。例题：分析如图电路的逻辑功能，说明其用途。(设初设初态为态为“000000”)“计数脉冲”(1)(1)写出时钟方程：写出时钟方程：(2)(2)写出驱动方程：写出驱动
40、方程：QQ一一J0K0CQQ一一J2K2CQQ一一J1K1CQ2Q1Q0一一“清零”CPRDcp0cp1cp2第60页/共110页计数器计数器(10)(10)QQ一一JKCQQ一一JKCQQ一一JKCQ2Q1Q0一一“清零”“计数脉冲”CRDQ0在在Q2为为0时，每个时，每个计数脉冲都翻转计数脉冲都翻转Q1在在Q0由由1变为变为0时翻转时翻转Q2在在Q0和和Q1都为都为1时，来计数脉冲则翻转时，来计数脉冲则翻转(3)代入特性方程代入特性方程第61页/共110页000000001101500111011141100101013100100111201000010110000000计数器计数器(1
41、1)(11)QQ一一JKCQQ一一JKCQQ一一JKCQ2Q1Q0一一“清零”“计数脉冲”CRDcp0cp1cp2Q0nQ1nQ2n时钟信号时钟信号触发器的状态触发器的状态cp0的的顺序顺序Q2(n+1)Q1(n+1)Q0(n+1)触发器的输出触发器的输出状态转换表状态转换表第62页/共110页计数器计数器(12)(12)说明设触发器Q0 Q2的时钟信号cp0cp2为1时表示有效的时钟边沿（对上沿触发器是有上升沿，对下沿触发器则是有下降沿）到达，为0则表示无时钟达到。这里cp1=Q1，即只有在Q1从10时Q2才能翻转。00000000110150011101114110010101310010
42、0111201000010110000000cp0cp1cp2Q0nQ1nQ2n时钟信号时钟信号触发器的状态触发器的状态cp0的的顺序顺序Q2(n+1)Q1(n+1)Q0(n+1)触发器的输出触发器的输出状态转换表状态转换表第63页/共110页计数器计数器(13)(13)QQ一一JKCQQ一一JKCQQ一一JKCQ2Q1Q0一一“清零”“计数脉冲”CRDCQ2Q1Q0012345Q0在在Q2为为0时，每个计数脉冲都翻转时，每个计数脉冲都翻转Q1在在Q0由由1变为变为0时翻转时翻转Q2在在Q0和和Q1都为都为1时，来计数脉冲则翻转时，来计数脉冲则翻转0 0 0010010110010000第64
43、页/共110页计数器计数器(14)(14)十进制计数器十进制是十进制是“逢十进一逢十进一”。但构成计数器的每一位触发。但构成计数器的每一位触发器依然只有器依然只有“0 0”、“1 1”两个状态，不会出现两个状态，不会出现“2 29 9”这样的数字。所以我们用四位二进制数的这样的数字。所以我们用四位二进制数的“84218421（八四二么）（八四二么）”码。来表示一位十进制的数。码。来表示一位十进制的数。关键点：如何使计数器的状态从关键点：如何使计数器的状态从10011001直接变回到直接变回到00000000。第65页/共110页计数器计数器(15)(15)十进制同步计数器的状态表十进制同步计数
44、器的状态表十进制同步计数器的状态表十进制同步计数器的状态表二二 进进 制制 数数Q3 Q2 Q1 Q0计数计数脉冲脉冲十进十进制数制数3 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 1 0 0 0 1 90 0 0 0 0 01 0 0 0 1 12 0 0 1 0 2 分析：对于前面介绍的四位分析：对于前面介绍的四位二进制计数器，当第十个计数脉二进制计数器，当第十个计数脉冲到来时，第二位由冲到来时，第二位由“0 0”翻转翻转为为“1 1”，第四位保持不变；而，第四位保持不变；而对于十进制计数器则刚好相
45、反。对于十进制计数器则刚好相反。因此只需修改四位二进制同步计数器的第因此只需修改四位二进制同步计数器的第二、四位的翻转条件即可。二、四位的翻转条件即可。第66页/共110页计数器计数器(16)(16)十进制同步计数器十进制同步计数器十进制同步计数器十进制同步计数器四位四位同步同步二进制二进制加法计数器加法计数器QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0RD同步同步十进制十进制加法计数器加法计数器QQ一一J1K1CQQ一一J0K0CQQ一一J3K3CQQ一一J2K2C计数脉冲计数脉冲清零清零Q3 3Q2 2Q1 1Q0 0RD第67页/共11
46、0页计数器计数器(17)(17)同步同步十进制加法计数器十进制加法计数器QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3 3Q2 2Q1 1Q0 0RD因为因为Q Q1 1的第的第9 9个状态为个状态为0 0，而要保持这个，而要保持这个“0 0”态不变，态不变，只要只要J J1 1为为“0 0”即可，所以第二位的翻转条件可以改为：即可，所以第二位的翻转条件可以改为：二二 进进 制制 数数Q3 Q2 Q1 Q0计数计数脉冲脉冲十进十进制数制数3 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0
47、 0 0 89 1 1 0 0 0 1 90 0 0 0 0 01 0 0 0 1 12 0 0 1 0 210 0 0 0 0 进位进位CJKQn+100Qn01010111Qn第68页/共110页计数器计数器(18)(18)同步同步十进制加法计数器十进制加法计数器CJKQn+100Qn01010111QnQ Q3 3 在前在前7 7个状态个状态,只要只要 J J3 3=0,K=0,K3 3 可为任意值；在第可为任意值；在第8 8个个状态，只要状态，只要 J J3 3=1,K=1,K3 3可为任意值；可为任意值；第第9 9个状态，个状态，J J3 3=K=K3 3=0=0即可；第即可；第10
48、10个状态，只要个状态，只要K K3 3=1=1，J J3 3可任意。可任意。QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3 3Q2 2Q1 1Q0 0RD第69页/共110页QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3 3Q2 2Q1 1Q0 0RD计数器计数器(19)(19)同步同步十进制加法计数器十进制加法计数器CJKQn+100Qn01010111Qn要满足上面的条件，只须要满足上面的条件，只须（充分条件）（充分条件）这一结果是对照这一结果是对照J-KJ-K触发器和计数器的状态表，逐条考虑得来触发器和计数器的
49、状态表，逐条考虑得来的。这种作法虽不是设计电路的常规方法，但却是最后简化电的。这种作法虽不是设计电路的常规方法，但却是最后简化电路的一个步骤。要掌握能够路的一个步骤。要掌握能够对这样的电路进行功能分析对这样的电路进行功能分析。第70页/共110页计数器计数器(20)(20)同步同步十进制加法计数器十进制加法计数器QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3 3Q2 2Q1 1Q0 0RDQQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0RD第71页/共110页计数器计数器(21)(21)异步十进制加法计数器异
50、步十进制加法计数器CP二二 进进 制制 数数十十进进制制数数CA CB进位进位COQ3 Q2 Q1 Q000 0 0 000 1010 0 0 110 1020 0 1 020 1030 0 1 130 1040 1 0 040 1050 1 0 150 1060 1 1 060 1070 1 1 170 1081 0 0 080 1091 0 0 191 00101 0 1 0100 11状态表：状态表：第72页/共110页计数器计数器(22)(22)用用J JK K触发器构成的二触发器构成的二-十进制计数器十进制计数器计数脉冲计数脉冲 为了使计数器能在第为了使计数器能在第9 9个触发脉冲到