《2022年半导体名词解 .pdf》由会员分享，可在线阅读，更多相关《2022年半导体名词解 .pdf（13页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1 Active Area 主动区（工作区）主动晶体管（ACTIVE TRANSISTOR）被制造的区域即所谓的主动区（ACTIVE AREA）。在标准之MOS 制造过程中ACTIVE AREA是由一层氮化硅光罩即等接氮化硅蚀刻之后的局部场区氧化所形成的，而由于利用到局部场氧化之步骤，所以ACTIVE AREA会受到鸟嘴（BIRDS BEAK）之影响而比原先之氮化硅光罩所定义的区域来的小，以长 0.6UM 之场区氧化而言，大概会有 0.5UM 之 BIRD S BEAK 存在，也就是说 ACTIVE AREA比原在之氮化硅光罩所定义的区域小0.5UM。2 ACTONE 丙酮 1.丙酮是有机溶剂
2、的一种，分子式为CH3COCH3。2.性质为无色，具刺激性及薄荷臭味之液体。3.在 FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭。4.对神经中枢具中度麻醉性，对皮肤黏膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸汽会刺激鼻、眼结膜及咽喉黏膜，甚至引起头痛、恶心、呕吐、目眩、意识不明等。5.允许浓度1000PPM。3 ADI 显影后检查 1.定义：After Developing Inspection 之缩写 2.目的：检查黄光室制程；光阻覆盖对准曝光显影。发现缺点后，如覆盖不良、显影不良等即予修改，以维护产品良率、品质。3.方法：利用目检、显微镜为之。4 AEI 蚀刻后检查 1.定
3、义：AEI即 After Etching Inspection，在蚀刻制程光阻去除前及光阻去除后，分别对产品实施全检或抽样检查。2.目的：2-1 提高产品良率，避免不良品外流。2-2 达到品质的一致性和制程之重复性。2-3 显示制程能力之指针2-4 阻止异常扩大，节省成本3.通常 AEI检查出来之不良品，非必要时很少作修改，因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加，生产成本增高，以及良率降低之缺点。5 AIR SHOWER 空气洗尘室进入洁净室之前，需穿无尘衣，因在外面更衣室之故，无尘衣上沾着尘埃，故进洁净室之前，需经空气喷洗机将尘埃吹掉。6 ALIGNMENT
4、对准 1.定义：利用芯片上的对准键，一般用十字键和光罩上的对准键合对为之。2.目的：在IC的制造过程中，必须经过610 次左右的对准、曝光来定义电路图案，对准就是要将层层图案精确地定义显像在芯片上面。3.方法：A.人眼对准B.用光、电组合代替人眼，即机械式对准。7 ALLOY/SINTER 熔合 Alloy 之目的在使铝与硅基(Silicon Substrate)之接触有Ohmic特性，即电压与电流成线性关系。Alloy 也可降低接触的阻值。8 AL/SI 铝/硅 靶 此为金属溅镀时所使用的一种金属合金材料利用Ar 游离的离子，让其撞击此靶的表面，把 Al/Si 的原子撞击出来，而镀在芯片表面
5、上，一般使用之组成为Al/Si(1%)，将此当作组件与外界导线连接。9 AL/SI/CU 铝/硅/铜 金属溅镀时所使用的原料名称，通常是称为TARGET，其成分为 0.5铜，1硅及98.5铝，一般制程通常是使用99铝 1硅，后来为了金属电荷迁移现象（ELEC TROMIGRATION）故渗加 0.5铜，以降低金属电荷迁移。10 ALUMINUN 铝 此为金属溅镀时所使用的一种金属材料，利用Ar 游离的离子，让其撞击此种材料做成的靶表面，把Al 的 原 子 撞 击 出 来，而 镀 在 芯 片 表 面 上，将 此 当 作 组 件 与 外 界 导 线 之 连接。11 ANGLE LAPPING 角度
6、研磨 Angle Lapping 的目的是为了测量Junction 的深度，所作的芯片前处理，这种采用光线干涉测量的方法就称之Angle Lapping。公式为Xj=/2 NF 即Junction 深度等于入射光波长的一半与干涉条纹数之乘积。但渐渐的随着VLSI组件的缩小，准确度及精密度都无法因应。如 SRP(Spreading Resistance Prqbing)也是应用Angle Lapping 的方法作前处理，采用的方法是以表面植入浓度与阻值的对应关系求出Junction 的深度，精确度远超过入射光干涉法。12 ANGSTRON 埃 是一个长度单位，其大小为1 公尺的百亿分之一，约为人
7、的头发宽度之五十万分之一。此单位常用于IC 制程上，表示其层（如 SiO2，Poly，SiN.）厚 度 时 用。13 APCVD（ATMOSPRESSURE）常 压 化 学 气 相 沉 积 APCVD 为Atmosphere(大气)，Pressure(压力)，Chemical(化学)，Vapor(气相)及 Deposition(沉积)的缩写，也就是说，反应气体（如SiH4(g)，B2H6(g)，和 O2(g)）在常压下起化学反应而生成一层固态的生成物（如BPSG）于芯片上。14 AS75 砷 自然界元素之一；由33 个质子，42 个中子即 75 个电子所组成。半导体工业用的砷离子（As）可由A
8、sH3 气体分解得到。砷是N-TYPE DOPANT 常用作 N-场区、空乏区及S/D 植入。名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 13 页 -15 ASHING，STRIPPING 电浆光阻去除 1.电浆预处理，系利用电浆方式（Plasma），将芯片表面之光阻加以去除。2.电浆光阻去除的原理，系利用氧气在电浆中所产生只自由基（Radical）与光阻（高分子的有机物）发生作用，产生挥发性的气体，再由帮浦抽走，达到光阻去除的目的。3.电浆光组的产生速率通常较酸液光阻去除为慢，但是若产品经过离子植入或电浆蚀刻后，表面之光阻或发生碳化或石墨化等化学作用，整个表面之光阻均已变质
9、，若以硫酸吃光 阻，无 法 将 表 面 已 变 质 之 光 阻 加 以 去 除，故 均 必 须 先 以 电 浆 光 阻 去 除 之 方 式 来做。16 ASSEMBLY 晶粒封装以树酯或陶瓷材料，将晶粒包在其中，以达到保护晶粒，隔绝环境污染的目的，而此一连串的加工过程，即称为晶粒封装（Assembly）。封装的材料不同，其封装的作法亦不同，本公司几乎都是以树酯材料作晶粒的封装，制程包括：芯片切割晶粒目检晶粒上架（导线架，即Lead frame）焊线模压封装稳定烘烤（使树酯物性稳定）切框、弯脚成型脚沾锡盖印完成。以树酯为材料之IC，通常用于消费性产品，如计算机、计算器，而以陶瓷作封装材料之IC，
10、属于高性赖度之组件，通常用于飞弹、火箭等较精密的产品上。17 BACK GRINDING 晶背研磨利用研磨机将芯片背面磨薄以便测试包装，着重的是厚度均匀度及背面之干净度。一般6 吋芯片之厚度约20mil 30 mil左 右，为 了 便 于 晶 粒 封 装 打 线，故 需 将 芯 片 厚 度 磨 薄 至10 mil 15mil左右。18 BAKE,SOFT BAKE,HARD BAKE 烘烤，软烤，预烤烘烤（Bake）：在集成电路芯片上的制造过程中，将芯片至于稍高温（60 250）的烘箱内或热板上均可谓之烘烤，随其目的的不同，可区分微软烤（Soft bake）与预烤（Hard bake）。软烤（
11、Soft bake）：其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片之附着力。预烤（Hard bake）：又称为蚀刻前烘烤（pre-etch bake），主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻（wet etching）更为重要，预烤不全长会造成过蚀刻。19 BF2 二氟化硼 一种供做离子植入用之离子。BF2 是由 BF3 气体晶灯丝加热分解成：B10、B11、F19、B10F2、B11F2。经 Extract 拉出及质谱磁场分析后而得到。是一种 P-type 离子，通常用作 VT植入（闸层）及S/D 植入。20 BOAT 晶舟 Boat 原意是单
12、木舟，在半导体IC 制造过程中，常需要用一种工具作芯片传送、清洗及加工，这种承载芯片的工具，我们称之为Boat。一般 Boat 有两种材质，一是石英、另一是铁氟龙。石英 Boat 用在温度较高（大于 300）的场合。而铁氟龙Boat 则用在传送或酸处理的场合。21 B.O.E 缓冲蚀刻液 BOE是 HF 与NH4F依不同比例混合而成。6:1 BOE蚀刻即表示HF：NH4F=1：6 的成分混合而成。HF为主要的蚀刻液，NH4F则作为缓冲剂使用。利用NH4F固定 H的浓度，使之保持一定的蚀刻率。HF 会浸蚀玻璃及任何含硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量水冲洗。22 BONDI
13、NG PAD 焊垫 焊垫晶利用以连接金线或铝线的金属层。在晶粒封装（Assembly）的制程中，有一个步骤是作焊线，即是用金线（塑料包装体）或铝线（陶瓷包装体）将晶粒的线路与包装体之各个接脚依焊线图（Bonding Diagram）连接在一起，如此一来，晶粒的功能才能有效地应用。由于晶粒上的金属线路的宽度即间隙都非常窄小，（目前 SIMC 所致的产品约是微米左右的线宽或间隙），而用来连接用的金线或铝线其线径目前由于受到材料的延展性即对金属接线强度要求的限制，祇能做到1.01.3mil（25.433j 微米）左右，在此情况下，要把二、三十微米的金属线直接连接到金属线路间距只有3 微米的晶粒上，一
14、定会造成多条铝线的接桥，故晶粒上的铝路，在其末端皆设计成一个约4mil 见方的金属层，此即为焊垫，以作为接线使用。焊垫通常分布再晶粒之四个外围上（以粒封装时的焊线作业），其形状多为正方形，亦有人将第一焊线点作成圆形，以资辨识。焊垫因为要作接线，其上得护层必须蚀刻掉，故可在焊垫上清楚地看到开窗线。而晶粒上有时亦可 看 到 大 块 的 金 属 层，位 于 晶 粒 内 部 而 非 四 周，其 上 也 看 不 到 开 窗 线，是 为 电容。23 BORON 硼 自然元素之一。由五个质子及六个中子所组成。所以原子量是11。另名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 13 页 -外有同
15、位素，是由五个质子及五个中子所组成原子量是10（B10）。自然界中这两种同位素之比例是 4：1，可由磁场质谱分析中看出，是一种 P-type 的离子（B 11），用来作场区、井区、VT及 S/D植入。24 BPSG 含硼及磷的硅化物 BPSG乃介于 Poly 之上、Metal 之下，可做为上下两层绝缘之用，加硼、磷主 要 目 的 在 使 回 流 后 的Step较 平 缓，以 防 止Metal line溅 镀 上 去 后，造 成 断线。25 BREAKDOWN VOLTAGE 崩溃电压反向 P-N 接面组件所加之电压为P接负而 N 接正，如为此种接法则当所加电压通在某个特定值以下时反向电流很小，
16、而当所加电压值大于此特定值后，反向电流会急遽增加，此特定值也就是吾人所谓的崩溃电压（BREAKDOWN VOLTAGE）一般吾人所定义反向P-N 接面之反向电流为1UA 时之电压为崩溃电压，在P -N 或 N-P 之接回组件中崩溃电压，随着N（或者P）之浓度之增加而减小。26 BURN IN 预烧试验 预烧（Burn in）为可靠性测试的一种，旨在检验出哪些在使用初期即损坏的产品，而在出货前予以剔除。预烧试验的作法，乃是将组件（产品）至于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式（Failure Mode）提早显
17、现出来，达到筛选、剔除早期夭折产品之目的。预烧试验分为静态预烧（Static Burn in）与动态预烧（Dynamic Burn in）两种，前者在试验时，只在组件上加上额定的工作电压即消耗额定的功率，而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际状况，也较严格。基本上，每一批产品在出货前，皆须作百分之百的预烧试验，馾由于成本及交货其等因素，有些产品旧祇作抽样（部分）的预烧试验，通过后才出货。另外对于一些我们认为它品质够稳定且够水准的产品，亦可 以 抽 样 的 方 式 进 行，当 然，具 有 高 信 赖 度 的 产 品，皆 须 通 过 百 分 之 百 的 预 烧 试验。27 CAD
18、 计算机辅助设计 CAD：Computer Aided Design 计算机辅助设计，此名词所包含的范围很广，可泛称一切计算机为工具，所进行之设计；因此不仅在IC 设计上用得到，建筑上之设计，飞机、船体之设计，都可能用到。在以往计算机尚未广泛应用时，设计者必须以有限之记忆、经验来进行设计，可是有了所谓CAD 后，我们把一些常用之规则、经验存入计算机后，后面的设计者，变可节省不少从头摸索的工作，如此不仅大幅地提高了设计的 准 确 度，使 设 计 的 领 域 进 入 另 一 新 天 地。28 CD MEASUREMENT 微 距 测试 CD:Critical Dimension 之简称。通常于某一
19、个层次中，为了控制其最小线距，我们会制作一些代表性之量测图形于晶方中，通常置于晶方之边缘。简言之，微距测量长当作一个重要之制程指针，可代表黄光制程之控制好坏。量测 CD之层次通常是对线距控制较重要之层次，如 氮 化 硅、POLY、CONT、MET 等，而 目 前 较 常 用 于 测 量 之 图 形 有 品 字 型，L-BAR等。29 CH3COOH 醋酸 ACETIC ACID 醋酸澄清、无色液体、有刺激性气味、熔点16.63、沸点 118。与水、酒精、乙醚互溶。可燃。冰醋酸是99.8以上之纯化物，有别于水容易的醋酸食入或吸入纯醋酸有中等的毒性，对皮肤及组织有刺激性，危害性不大，被溅到用水冲洗
20、。30 CHAMBER 真空室,反应室 专指一密闭的空间，常有特殊的用途：诸如抽真空、气体反应或金属溅度等。针对此特殊空间之种种外在或内在环境：例如外在粒子数（particle）、湿 度 及 内 在 温 度、压 力、气 体 流 量、粒 子 数 等 加 以 控 制。达 到 芯 片 最 佳 反 应 条件。31 CHANNEL 信道 当在 MOS 晶体管的闸极上加上电压（PMOS 为负，NMOS 为正），则 闸 极 下 的 电 子 或 电 洞 会 被 其 电 场 所 吸 引 或 排 斥 而 使 闸 极 下 之 区 域 形 成 一 反 转 层（Inversion Layer），也就是其下之半导体P-t
21、ype 变成 N-type Si，N-type 变成 P-type Si，而与源极和汲极，我们旧称此反转层为信道。信道的长度 Channel Length对 MOS组件的参数有着极重要的影响，故我们对POLY CD的控制需要非常谨慎。32 CHIP,DIE 晶粒 一片芯片（OR 晶圆，即Wafer）上有许多相同的方形小单位，这些小单位及称为晶粒。同一芯片上每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们曰名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 13 页 -常生活中常见的IC，故每一芯片所能制造出的IC 数量是很可观的，从几百个到几千个不等。同样地
22、，如果因制造的疏忽而产生的缺点，往往就会波及成百成千个产品。33 CLT（CARRIER LIFE TIME）截子生命周期一、定义少数戴子再温度平均时电子被束缚在原子格内，当外加能量时，电子获得能量，脱离原子格束缚，形成自由状态而参与电流岛通的的工作，但能量消失后，这些电子/电洞将因在结合因素回复至平衡状态，因子当这些载子由被激发后回复平衡期间，称之为少数载子LIFE TIME 二、应用范围1.评估卢管和清洗槽的干净度 2.针对芯片之清洁度及损伤程度对CLT值有影响为A.芯片中离子污染浓度及污染之金属种类B.芯片中结晶缺陷浓度 34 CMOS 互补式金氧半导体金属氧化膜半导体（MOS，META
23、L-OXIDE SEMICONDUCTOR）其制程程序及先在单晶硅上形成绝缘氧化膜，再沉积一层复晶硅（或金属）作为闸极，利用家到闸极的电场来控制MOS 组件的开关（导电或不导电）。按照导电载子的种类，MOS，又可分成两种类型：NMOS（由电子导电）和PMOS（由电洞导电）。而互补式金氧半导体（CMOSCOMPLEMENTARY MOS）则是由 NMOS 及 PMOS组合而成，具有省电、抗噪声能力强、-PARTICLE 免疫力好等许多优点，是超大规模集成电路（VLSI）的主流。35 COATING 光阻覆盖将光阻剂以浸泡、喷雾、刷怖、或滚压等方法加于芯片上，称为光阻覆盖。目前效果最佳的方法为旋转
24、法；旋转法乃是将芯片以真空吸附于一个可旋转的芯片支持器上，适量的光阻剂加在芯片中央，然后芯片开始转动，芯片上的光阻剂向外流开，很均匀的散在芯片上。要得到均匀的光阻膜，旋转速度必须适中稳定。而旋转速度和光阻剂黏滞性绝应所镀光阻剂的厚度。光阻剂加上后，必须经过软烤的步骤，以除去光阻剂中过多的溶剂，进而使光阻膜较为坚硬，同时增加光阻膜与芯片的接合能力的主要方法就是在于适当调整软烤温度与时间。经过了以上的镀光阻膜即软烤过程，也就是完成了整个光阻覆盖的步骤。36 CROSS SECTION 横截面 IC的制造基本上是由一层一层的图案堆积上去，而为了了解堆积图案的构造，以改善制程或解决制程问题，经常会利用
25、破坏性切割方式以电子显 微 镜（SEM）来 观 察，而 切 割 横 截 面、观 察 横 截 面 的 方 式 是 其 中 较 为 普 遍 之 一种。37 C-V PLOT 电容,电压圆 译意为电容、电压图：也就是说当组件在不同状况下，在闸极上施以某一电压时，会产生不同之电容值（此电压可为正或负），如此组件为理想的组件；也就是闸极和汲极间几乎没有杂质在里面（COMTAMINATION）。当外界环境改变时（温度或压力），并不太会影响它的电容值，利用此可MONITOR MOS 组件之好坏，一般V0.2 为正常。38 CWQC 全公司品质管制以往有些经营者或老板，一直都认为品质管制是品管部门或品管主管的
26、责任，遇到品质管制做不好时，即立即指责品质主管，这是不对的。品质管制不是品质部门或某一单位就可以做好的，而是全公司每一部门全体人员都参与才能做好。固品质管制为达到经营的目的，必须结合公司内所有部门全体人员协力合作，构成一个能共同认识，亦于实施的体系，并使工作标准化，且使所定的各种事项确实实行，使自市场调查、研究、开发、设计、采购、制造、检查、试验、出货、销售、服务为止的每一阶段的品质都能有效的管理，这就是所谓的全公司品质管制（Company Wide Quality Control）。实施 CWQC的目的最主要的就是要改善企业体质；即发觉问题的体质、重视计划的体质、重点指向的体质、重视过程的体
27、质，以及全员有体系导向的体质。39 CYCLE TIME 生产周期时间指原料由投入生产线到产品于生产线产生所需之生产/制造时间。在 TI-ACER，生产周期有两种解释：一 为 芯 片 产 出 周 期 时 间 （WAFER-OUT CYCLE TIME），一 为 制 程 周 期 时 间（PROCESS CYCLE TIME）芯片产出周期时间乃指单一批号之芯片由投入到产出所需之生产/制造时间。制程周期时间则指所有芯片于单一工站平均生产/制造时间，而各工站（从头至尾）平均生产/制造之加总极为该制程之制程周期时间。目前TI-ACER LINE REPORT 之生产周期时间乃采用制程周期时间。一般而言，
28、生产周期时间可以下列公式概略推算之：生产周期时间=在制品（WIP）/产能（THROUGHOUT）40 CYCLE TIME 生产周期 IC制造流程复杂，且其程序很长，自芯片投入至晶圆测试完成，谓之 Cycle Time。由于 IC 生命周期很短，名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 13 页 -自开发、生产至销售，需要迅速且能掌握时效，故Cycle Time越短，竞争能力就越高，能掌握产品上市契机，就能获取最大的利润。由于Cycle Time 长，不容许生产中的芯片因故报废或重做，故各项操作过程都要依照规范进行，且要做好故障排除让产品流程顺利，早曰出FIB 上市销售。4
29、1 DEFECT DENSITY 缺点密度 缺点密度系指芯片单位面积上（如每平方公分、每平方英吋等）有多少缺点数之意，此缺点数一般可分为两大类：A.可视性缺点 B.不可视性缺点。前者可藉由一般光学显微镜检查出来（如桥接、断线），由于芯片制造过程甚为复杂漫长，芯片上缺点数越少，产品量率品质必然越佳，故缺点密度常备用来当作一个工厂制造的产品品质好坏的指针。中大型计算机或其它只需小记忆容量。如监视器（Monitor）、打印机（Printer）等外围控制或工业控制上。52 DRIVE IN 驱入 离子植入（ion implantation）虽然能较精确地选择杂质数量，但受限于离子能量，无法将杂质打入芯
30、片较深（um 级）的区域，因此需借着原子有从高浓度往低浓度扩散的性质，在相当高的温度去进行，一方面将杂质扩散道教深的区域，且使杂质原子占据硅原子位置，产生所要的电性，另外也可将植入时产生的缺陷消除。此方法称之驱入。在驱入时，常通入一些氧气，因为硅氧化时，会产生一些缺陷，如空洞（Vacancy），这些缺陷会有助于杂质原子的扩散速度。另外，由于驱入世界原子的扩散，因此其方向性是各 方 均 等，甚 至 有 可 能 从 芯 片 逸 出（out-diffusion），这 是 需 要 注 意 的 地方。53 E-BEAM LITHOGRAPHY 电子束微影技术目前芯片制作中所使用之对准机，其曝光光源波长约
31、为（365nm 436nm），其可制作线宽约1之 IC 图形。但当需制作更细之图形时，则目前之对准机，受曝光光源波长之限制，而无法达成，因此在次微米之微影技术中，及有用以电子数为曝光光源者，由于电子束波长甚短（0.1A），故可得甚佳之分辨率，作出更细之IC 图型，此种技术即称之电子束微影技术。电子束微影技术，目前已应用于光罩制作上，至于应用于光芯片制作中，则仍在发展中。54 EFR（EARLY FAILURE RATE）早期故障率 Early Failure Rate是产品可靠度指针，意谓 IC到客户手中使用其可能发生故障的机率。当 DRAM 生产测试流程中经过BURN-IN 高温高压测试后，
32、体质不佳的产品便被淘汰。为了确定好的产品其考靠度达到要求，所以从母批中取样本做可靠度测试，试验中对产品加高压高温，催使不耐久的产品故障，因而得知产品的可靠度。故障机率与产品生命周期之关系类似浴缸，称为 Bathtub Curve.55 ELECTROMIGRATION 电子迁移 所谓电子迁移，乃指在电流作用下金属的质量会搬动，此系电子的动量传给带正电之金属离子所造成的。当组件尺寸越缩小时，相对地电流密度则越来越大；当此大电流经过集成电路中之薄金属层时，某些地方之金属离子会堆积起来，而某些地方则有金属空缺情形，如此一来，堆积金属会使邻近之导体短路，而金属空缺则会引起断路。材料搬动主要原动力为晶界
33、扩散。有些方法可增加铝膜导体对电迁移之抗力，例如：与铜形成合金，沉积时加氧等方式。56 ELECTRON/HOLE 电子/电洞 电子是构成原子的带电粒子，带有一单位的负电荷，环绕在原子核四周形成原子。垫洞是晶体中在原子核间的共享电子，因受热干扰或杂质原子取代，电子离开原有的位置所遗留下来的空缺因缺少一个电子，无法维持电中性，可视为带有一单位的正电荷。57 ELLIPSOMETER 椭圆测厚仪将已知波长之射入光分成线性偏极或圆偏极，照射在待射芯片，利用所得之不同椭圆偏极光之强度讯号，以Fourier 分析及 Fresnel 方程式，求得待测芯片模厚度 58 EM（ELECTRO MIGRATIO
34、N TEST）电子迁移可靠度测试当电流经过金属导线，使金属原子获得能量，沿区块边界（GRAIN Bounderies）扩散（Diffusion），使金属线产生空洞（Void），甚至断裂，形成失效。其对可靠度评估可用电流密度线性模型求出：AF=【J（stress）/J（op）】n exp【Ea/Kb（1/T（op）-1/T（stress）】TF=AF T（stress）59 END POINT DETECTOR 终点侦测器在电浆蚀刻中，利用其反应特性，特别设计用以侦测反应何时完成的一种装置。一般终点侦测可分为下列三种：A.雷射终点侦测器（Laser Endpoint Detector）：利用雷射
35、光入射反应物（即芯片）表面，当时颗发生时，反应名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 13 页 -层之厚度会逐渐减少，因而反射光会有干扰讯号产生，当蚀刻完成时，所接收之讯号亦已停止变化，即可测得终点。B.激发光终点侦测器（Optical Emission End Point Detector）用一光谱接受器，接受蚀刻反应中某一反应副产物（Byproduct）所激发之光谱，当蚀刻反应逐渐完成，此副产物减少，光谱也渐渐变弱，即可侦测得其终点。C.时间侦测器：直接设定反应时间，当时间终了，即结束其反应。60 ENERGY 能量 能量是物理学之专有名词。例如：B比 A 之电压正1
36、00 伏，若在 A 板上有一电子受B 版正电吸引而加速跑到B 版，这时电子在B版就比在A 版多了100 电子伏特的能量。61 EPI WAFER 磊晶芯片 磊晶系在晶体表面成长一 层 晶 体。62 EPROM（ERASABLE-PROGRAMMABLE ROM）电 子 可 程 序 只 读 存 储器 MASK ROM 内所存的资料，是在 FAB 内制造过程中便已设定好，制造完后便无法改变，就像任天堂游戏卡内的MASK ROM，存的是金牌玛丽就无法变成双截龙。而 EPROM是在 ROM内加一个特殊结构叫A FAMDS，它可使ROM 内的资料保存，但当紫外光照到它时，它会使 ROM 内的资料消失。每
37、一个晶忆单位都归口。然后工程人员再依程序的规范，用 30 瓦左右的电压将0101.资料灌入每一个记忆单位。如此就可灌电压、紫外光重复使用，存入不同的资料。也就是说如果任天堂卡内使用的是EPROM，那么你打腻了金牌玛丽，然后灌双截龙的程序进去，卡匣就变成双截龙卡，不用去交换店交换了。63 ESDELECTROSTATIC DAMAGEELECTROSTATIC DISCHARGE 静电破坏静电放电 1 自然界之物质均由原子组成，而原子又由质子、中子及电子组成。在正常状态下，物质成中性，而在曰常活动中，会使物质失去电子，或得到电子，此即产生一静电，得到电子之物质为带负静电，失去电子即带正静电。静电
38、大小会随着曰常的工作环境而有所不同。如下表所示。活动情形 静 电 强 度（Volt）1020相对湿度 65-95相对湿度走过地毯走过塑料地板 在 以 子 上 工 作拿 起 塑料 活 页 夹，袋 拿 起 塑 料带 工 作 椅垫 摩擦 35,00012,0006,0007,00020,00018,000 1,5002501006001,00015,000 表 1 曰常工作所产生的静电强度表2.当物质产生静电后，随时会放电，弱放到子组件上，例如 IC，则会将组件破坏而使不能正常工作，此即为静电破坏或静电放电。3.防止静电破坏方法有二：A.在组件设计上加上静电保护电路。B.在工作环境上减少静电，例如工
39、作桌之接地线，测试员之静电环。载运送上使用防静电胶套及海绵等等。64 ETCH 蚀刻 在集成电路的制程中，常需要将整个电路图案定义出来，其制造程序通常是先长出或盖上一层所需要之薄膜，在利用微影技术在这层薄膜上，以光阻定义出所欲制造之电路图案，再利用化学或物理方式将不需要之部分去除，此种去除步骤便称为蚀刻（ETCH）一般蚀刻可分为湿性蚀刻（WET ETCH）及干性蚀刻（DRY ETCH）两种。所谓干性蚀刻乃是利用化学品（通常是盐酸）与所欲蚀刻之薄膜起化学反应，产生气体或可溶性生成物，达到图案定义之目的。而所谓干蚀刻，则是利用干蚀刻机台产生电浆，将所欲蚀刻之薄膜反映产生气体由PUMP 抽走，达到图
40、案定义之目的。65 EXPOSURE 曝光 其意义略同于照相机底片之感光在集成电路之制造过程中，定义出精细之光组图形为其中重要的步骤，以运用最广之5X STEPPER 为例，其方式为以对紫外线敏感之光阻膜作为类似照相机底片，光罩上则有我们所设计之各种图形，以特殊波长之光线（G-LINE 436NM）照射光罩后，经过缩小镜片（REDUCTION LENS）光罩上之图形则成5倍缩小，精确地定义在底片上（芯片上之光阻膜）经过显影后，即可将照到光（正光阻）之光阻显掉，而得到我们想要之各种精细图形，以作为蚀刻或离子植入用。因光阻对于某特定波长之光线特别敏感，故在黄光室中早将一切照明用光元过滤成黄色，以避
41、免泛白光源中含有对光阻有感光能力之波长成分在，这一点各相关人员应特别注意，否则会发生光线污染现象，而扰乱精细之光阻图。66 FABRICATION（FAB）制造 Fabrication 为装配或制造之意，与 Manufacture 意思一样，半导体制造程序，其步骤繁多，且制程复杂，需要有非常精密的设备和细心的作业，才能达到吴缺点的品质。FAB系 Fabrication 之缩写，指的是工厂之意。我们常称FIB为晶圆区，例如：进去FAB 之前需穿上防尘衣。67 FBFC名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 13 页 -（FULL BIT FUNCTION CHIP）全功能芯
42、片由于产品上会有缺陷，所以有些芯片无法全功能工作。因此须要雷射修补前测试，以便找到缺陷位置及多寡，接着就能利用雷射修补，将有缺陷 的 芯 片 修 补 成 全 功 能 的 芯 片。当 缺 陷 超 过 一 定 限 度 时，无 法 修 补 成 全 功 能 芯片 68 FIELD/MOAT 场区 FIELD直译的意思是场，足球场和武道场等的场都叫做FIELD。它的含意就是一个有专门用途的区域。在IC 内部结构中，有一区域是隔离电场的地方，通常 介 于 两 个MOS 晶 体 管 之 间，称 为 场 区。场 区 之 上 大 部 分 会 长 一 层 厚 的 氧 化层。69 FILTRATION 过滤 用过滤
43、器（FILTER，为一半透膜折叠而成）将液体或气体中的杂质给过滤掉，此称为FILTRATION【过滤】因IC 制造业对洁净式的要求是非常严格的，故各种使用的液体或气体，必须借着一个PUMP 制造压差来完成，如何炫则一组恰当的过滤器及PUMP 是首要的课题。70 FIT（FAILURE IN TIME）FIT 适用以表示产品可靠度的单位FIT=1Eailure in 10 9 Device-Hours 例如 1000 Device 工作 1000Hours 后 1 Device 故障，则该产品的可靠度为：（1Failure）/（1000 Devices*1000论遵循上述二者之任一，均将导致NM
44、OS Performance 的退化（Degradation）现象。94 I-LINE STEPPER I-LINE步进对准曝光机当光罩与芯片对准后，利用365nm 之波长为光源，将预坐在光罩上图形以M：1 之比例，一步一步的重复曝光至芯片上之机器。95 IMPURITY 杂质 纯粹的硅市金刚石结构，在室温下不易导电。这时如加一些B11 或 As 7 5取代硅的位置，就会产生电洞或载子，加以偏压后就可轻易导电。加入的东西即称为杂质。96 INTEGRATED CIRCUIT（IC）集成电路 集成电路是一九五八年由美国德州仪器公司所发明的。他是将一个完整的电子电路处理在一块小小的硅芯片上，然后再
45、以金属联机与外在引线相接，外加陶瓷或塑料包装的装置，由于它能将原本需要许多零件的电子电路集中缩小，因此被称为集成电路。它具备优于传统电子电路的三个特性：体积小、廉价、可靠。依照其集积化的程度可区分为小型（SSI）、中型（MSI）、大型（LSI）、超大型（VLSI）集成电路。97 ION IMPLANTER 离子植入机在 IC制程中有时需要精确地控制杂质的浓度及深度，此时即不宜由扩散之方式为之，故以离子植入机解离特定气体后调整离子束电流（Beam Current），计算电流X 时间得到所植入杂质的浓度并利用加速电压控制植入的深度。98 ION IMPLANTATION 离子植入 1.由于加速器集
46、真空技术的发展，离子布植机成为本世纪高科技产品之一，取代了早先的预置制程。2.其好处有：2-1 可精确控制剂量。2-2 在真空下操作，可免除杂质污染。2-3 可精确控制植入的深度。2-4 是一种低温的制程。2-5 只要能游离，任何离子皆可植入 99 ISOTROPIC ETCHING 等向性蚀刻在蚀刻反应中，除了纵向反应发生外，横向反应亦同时发生，此总蚀刻即称之为等向性蚀刻。一般化学湿蚀刻多发生此种现象。干式蚀刻，其实刻后的横截面具有异向性蚀刻特性（Anisotropic），即可得到较陡的图形。100 ITY（INTEGRATED TEST YIELD）为界定产 品从wafer fab至组装、
47、测试 所有 流程的良 率，其定义为：INTEGRATED TEST YIELD=Wafer Yield*MPY*ATYNote：MPY:Multi-Probe Yield ATY:Assembly Test Yield 101 LATCH UP 栓锁效应 当 VLSI线路密度增加，Latch-Up 之故障模式于MOS VLSI中将愈来愈严重，且仅发生于 CMOS电路，所有COMS 电路西寄生晶体管所引起的LATCH-UP 问题称之为SCR (SILICON-CONYROLLED RECTIFIER）LATCH-UP，在 S1基体内 CMOS中形成两个双截子晶体管P-N-P-N形式的路径，有如一
48、个垂直的 P+-N-P与一个水平N+-P-N 晶体管组合形成于CMOS反向器，如果电压降过大或受到外界电压、电流或光的触发时，将造成两个晶体管互相导过而短路，严重的话将使IC 烧毁，故设计 CMOS路防止 LATCH-UP的发生是当前IC界最重要的课题。102 LAYOUT 布局 此名词用在 IC设计时，是指将设计者根据客户需求所设计之线路，经由 CAD（计算机辅助设计），转换成实际制作IC 时，所需要之光罩布局，以便去制作光罩。因此此一布局工作，关系到光罩制作出后是和原设计者之要求符何，因此必须根据一定之规则，好比一场游戏一样，必须循一定之规则，才能顺利完成，而布局完成后之图形便是IC 工厂
49、制作时所看到的光罩图名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 13 页 -形。103 LOAD LOCK 传送室 用来隔绝反应室与外界大器直接接触，以确保反应室内之洁净，降低反应是受污染之程度。一般用于电浆蚀刻及金属溅度等具有真空反应室之设备。104 LOT NUMBER 批号 批号乃是为线上所有材料之身份证，KEY IN批号如同申报流动户口，经由COMAX系统藉以管制追踪每批材料之所在站别，并得以查出每批材料之详细相关资料，固为生产过程中之重要步骤。批号为7，其编排方法如下：X X X X X 年码 流水序号92 0000193 0000294 00003以 下 类推 批
50、 号之 产生 乃 于 最 投 片时 由SMS 系 统 自 动 产生。105 LPCVD（LOW PRESSURE）低 压 化 学 气 相 沉 积 LPCVD 的 全 名 是Low Pressure Chemical Vapor Deposition，即低压化学气相沉积。这是一种沉积方法。在IC 制程中，主要在生成氮化硅、复晶硅、二氧化硅及非晶硅等不同材料。106 LP SINTER 低压烧结 低压烧结（Low Pressure Sinter,LP Sinter），指在低于大气压力下（一般为 50 Pa或更地），加热组件。目地在使金属膜内之原子，籍由热运动重新排列，以减少原有之晶格缺陷，形成较佳