《硬件逻辑运算与逻辑电路.ppt》由会员分享，可在线阅读，更多相关《硬件逻辑运算与逻辑电路.ppt（41页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、现在学习的是第1页，共41页现在学习的是第2页，共41页 现在学习的是第3页，共41页1 (A、B均为1)0 (A、B中任一为0)ABL现在学习的是第4页，共41页LAB1 (A、B中任一为1)0 (A、B均为0)现在学习的是第5页，共41页A A1 （A=0）0 （A=1）L现在学习的是第6页，共41页ABL .L=AB现在学习的是第7页，共41页LABLAB现在学习的是第8页，共41页 逻辑表达式：L=AB=AB=AB+AB 真值表：A B L0 0 1 电路符号：0 1 0 1 0 01 1 1LAB现在学习的是第9页，共41页现在学习的是第10页，共41页现在学习的是第11页，共41页
2、现在学习的是第12页，共41页 现在学习的是第13页，共41页 NO A BC F M0 0 00 0 M1 0 01 0 M2 0 10 0 M3 0 11 1 M4 1 00 0 M5 1 01 1 M6 1 10 1 M7 1 11 1现在学习的是第14页，共41页现在学习的是第15页，共41页ABACBCCCABBBACAABCABCCABABCCBAABCBCAABCCABABCCBAABCBCAABCCABCBABCAF)()()()()()(现在学习的是第16页，共41页ABCABBCACF现在学习的是第17页，共41页二维卡诺图 输入为X1、X2，输出为 F。左下图为真值表，右
3、下图为卡诺图。卡诺图左边和上边书写自变量的可能取值，中间则表明 Mi最小项。最小项即一行真值表中各自变量或其“非”的逻辑乘积项。NO X1 X2 FM0 0 0 F0M1 0 1 F1M2 1 0 F2M3 1 1 F3X101X20 1M0M1M2M3现在学习的是第18页，共41页三维卡诺图输入为X1、X2、X3，输出为 F。左下图为真值表，右下图为卡诺图。卡诺图的左边上边书写自变量的可能取值，规则是最小跳跃。中间则表明最小项。NO X1 X2 X3 FM0 0 0 0 F0M1 0 0 1 F1M2 0 1 0 F2M3 0 1 1 F3M4 1 0 0 F4M5 1 0 1 F5M6 1
4、 1 0 F6M7 1 1 1 F7 M0 M1 M2 M3 M6 M7 M4 M5X1X2X30 100 011110现在学习的是第19页，共41页卡诺图简化规则A 1 1 1 1BC00 01 11 1001仍以前面所述的三人表决逻辑为例。根据真值表得到的逻辑表达式为：F(A,B,C)=ABC+ABC+ABC+ABCBCACAB根据卡诺图化简结果：F=AB+BC+ACNO A B C FM0 0 0 0 0M1 0 0 1 0M2 0 1 0 0M3 0 1 1 1M4 1 0 0 0M5 1 0 1 1M6 1 1 0 1M7 1 1 1 1现在学习的是第20页，共41页卡诺图简化规则卡
5、诺图简化规则若任何两个标“1”的相邻单元可以形成一个圈，就可以消去一个变量；若任何四个标“1”的相邻单元可以形成一个圈，就可以消去两个变量；若任何八个标“1”的相邻单元可以形成一个圈，就可以消去三个变量；卡诺图化简的过程就是在卡诺图上找出能够覆盖给定函数全部为1的单元的个数最少同时覆盖面尽可能大的圈，然后写出其最简逻辑表达式。现在学习的是第21页，共41页ABCDDCABBCDADCBADCBADCBADCBADCBADCBAF),(ABCD 00 01 11 10000111101111BDDBF1111例：试用卡诺图化简下面的逻辑表达式。解：根据逻辑表达式做出卡诺图如下：根据卡诺图化简 规
6、则，最后得到 化简后的结果：现在学习的是第22页，共41页DABCABCDDCABDCABDCBABCDADCBADCBADCBAF),(ABCD 00 01 11 101111000111101111BF例：试用卡诺图化简下面的逻辑表达式。解：根据逻辑表达式做出卡诺图如下：根据卡诺图化简 规则，最后得到 化简后的结果：现在学习的是第23页，共41页1）将8位寄存器R中的d5位清零，其它位不变。2）将8位寄存器R中的数据全部置“1”。3）设有三个八位寄存器R1R2R3，试把R1中的高四 位和R2中的低四位合并成一个字节存入R3。解：R(11011111)R R=R(11011111)解：R+(
7、11111111)R R=R+(11111111)解：R3=R1 (11110000)+R2 (00001111)现在学习的是第24页，共41页 A B C S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 现在学习的是第25页，共41页CBACBACBABCCBACBCBAABCCBACBACBAS )()()()(用代数法对“S i”进行化简：i对Ci采用卡诺图进行化简得到：A 1 1 1 1BC00 01 11 1001BCACABBCACABCiC i=ABC+
8、ABC+ABC+ABC现在学习的是第26页，共41页BCACABCCBAS根据上述结果画出的一位全加器的逻辑电路图如下：iiC iS i现在学习的是第27页，共41页X1 X2 Y1 Y2 F0 1 0 0 11 0 0 0 11 1 0 0 1 1 0 0 1 11 1 0 1 11 1 1 0 1 用卡诺图化简：22122111 YXXYXYYXFY1Y200 01 11 10000111101 11 1 1 11 11 11 1X1Y1X1X2X2Y1Y2X1X2Y2现在学习的是第28页，共41页现在学习的是第29页，共41页输入 输出S CLR CLK D Q0 0 1 10 0 0
9、01 0 X X 10 1 X X 0 电路符号：D为数据输入端；CLK为时钟信号；S为置位信号端；CLR复位信号端；Q为输出信号端。D触发器功能表：正跳变触发有效。D S Q CLK CLR Q现在学习的是第30页，共41页 Q3D3 CLKX3 Q2D2 CLKX2 Q1D1 CLKX1 Q0D0 CLKX0控制端现在学习的是第31页，共41页3、三态门D输入端L输出端E使能端当E=1时，其输出等于输入，是同相门；当E=0时，输出与输入呈现高电阻隔离。计算机中用做数据输出器件，当不输出数据时，可令E=0，使对总线无影响，因而多个器件可同时连到总线上。DEL现在学习的是第32页，共41页4
10、4、G1G2AG2BCBAY0Y7 译码输出译码输出译码输入译码输入译码使能译码使能译码：把某组编码翻译为唯一的输出。译码器：有3-8译码器，4-16译码器等多种。3838译码器输入信号有三个：译码器输入信号有三个：C C、B B、A A（A A为低位），三位二进制为低位），三位二进制数可组成数可组成8 8个不同数字，因此个不同数字，因此可分别选中输出可分别选中输出Y Y0 0到到Y Y7 7的某一个的某一个输出故称为输出故称为 8 8选选1 1译码器。译码器。G G1 1、G G2A2A、G G2B2B为芯片选择端为芯片选择端G G1 1G G2A2AG G2B2B=1 0 0=1 0 0时
11、有效。时有效。现在学习的是第33页，共41页现在学习的是第34页，共41页DA1A0SW0W1W2W3A1 A0 D W0 0 D W0=D0 1 D W1=D 1 0 D W2=D1 1 D W3=D现在学习的是第35页，共41页FD0D1D2D3A1A0地址A1A0 输出F 0 0 D0 0 1 D1 1 0 D2 1 1 D3现在学习的是第36页，共41页现在学习的是第37页，共41页现在学习的是第38页，共41页现在学习的是第39页，共41页例如：八位信息10101011中共有5个1，附加校验位后变为九位。若采用奇校验，则附加的校验位应取0值，保证1的个数为奇数个即010101011；若采用偶校验则附加的校验位应取1值,即10101011。奇偶校验的特点：1、奇偶校验法使数据的码距为2，因而可检出 数据传送过程中奇数个数位出错的情况；2、实际中两位同时出错的概率极低，奇偶校验法简便可靠易行，但它只能发现错误，却不知错在何处，因而不能自动纠正。现在学习的是第40页，共41页感谢大家观看感谢大家观看现在学习的是第41页，共41页