《实验6组合逻辑电路（半加器、全加器及逻辑运算）.ppt》由会员分享，可在线阅读，更多相关《实验6组合逻辑电路（半加器、全加器及逻辑运算）.ppt（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、一、实验目的1. 掌握组合逻辑电路的功能测试2. 验证半加器和全加器的逻辑功能3. 了解二进制数的运算规律二、实验仪器示波器 GOS-620 一台万用表 MF-500B 一块数字电路实验箱 TPE-D 一台器件：74LS00 二输入端四与非门 三片 74LS86 二输入端四异或门 一片 74LS54 四组输入与或非门 一片实验实验6 组合逻辑电路（半加器、全加器及逻辑运算）组合逻辑电路（半加器、全加器及逻辑运算）1. 组合逻辑电路功能测试组合逻辑电路功能测试&A Y1B Y2CBABAABAAY1CBBACBBAY22. 测试异或门和与非门组成的半加器的逻辑功能电路=1&A YB ZBAYAB
2、Z 3. 测试全加器的逻辑功能& X2Ai Y X1 SiBi Z X3Ci-1 Ci iiiiiiiiiiiiiiiiiiBABABABABBAABABBAAY1iCZ111iiiiiiCBACBAYZX11112iiiiiiiiiiiCBACBACBABAYXX1iiiiCBAZYS1111113iiiiiiiiiiiCBACBACCBACXX1111iiiiiiiiiiiiiiCBCABABACBABAXC4. 测试用异或门、与或非门组成全加器的逻辑功能全加器可以用两个异或门、同与非门、或两个异或门与一个或非门和非门组成。(1). 画出用异或门同与非门或异或门同与或非门组成的全加器逻辑电
3、路，并写出逻辑表达式(2). 找出异或门、与或非门和与非门器件，按自己画出的图接线。(3). 将输入端Ai、Bi、Ci-1对应的值填如表中。74LS54四组输入与或非门电路内部结构图 UCC G I H G F NC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 A B C D E F GND&1注意：不用的或门输入端全部接地；与门的几个输入端不用的，应接高电平或与另一个输入端并接，或者悬空。4. 测试用异或门、与或非门组成的全加器的逻辑功能电路A B Ci-1S Ci0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 11iCBAS与非门组成与或非门加非门组成111111iiiiiiiBCACABBCACABBCACABC