《2022年抗混叠滤波器设计方案 .docx》由会员分享，可在线阅读，更多相关《2022年抗混叠滤波器设计方案 .docx（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选学习资料 - - - - - - - - - 抗混叠滤波器设计抗混叠滤波器的设计包括一个过采样架构和一个补充数字抽取滤波 器；这个过采样架构将那奎斯特频率放置在远离信号带宽的位置 上,而数字抽取滤波器衰减大多数有害的带外信号；当把二者组合 在一起时,它们可以实现更加自由的抗混叠滤波器响应,只需几个 分立式组件即可实现这一功能；图 1：用一个适当的抗混叠滤波器来阻挡这些混叠我们知道,在高精度ADC应用中使用抗混叠滤波器是有益的,不过,设计合适的抗混叠滤波器也同样重要假如你不当心的话,就名师归纳总结 - - - - - - -第 1 页,共 8 页精选学习资料 - - - - - - - -
2、- 像把有害误差从系统中排除一样,很简洁将有害误差引入到你的系统中；在为你的应用设计抗混叠滤波器时,请考虑以下 3 个通用指导原就：1. 挑选你的滤波器截止频率最简洁的抗混叠滤波器是一个单极、低通滤波器,如图 2 所示,它使用一个串联电阻器 R 和共模电容器 CCM；设计这个滤波器的第一步就是挑选所需的截止频率,fC；在 fC 上,滤波器的响应滚降至-3dB,并且在频率域范畴内连续以-20dB/ 十倍频的速度削减；挑选一个比 ADC调制器采样频率,fMOD,至少低十倍频的截止频率,其目的在于,在这些频率上以10 倍或更高倍数打压带外噪声；对于增加的衰减,通过增加 R 和 CCM 的值来进一步削
3、减截止频率；我在上一篇文章中提到过,你的数字抽取滤波器的用途就是供应帮助,所以就没有必要在所需信号带宽之后立刻设定你的抗混叠滤波器截止频率；方程式 1 运算出单极、低通滤波器的截止频率为-3dB：名师归纳总结 - - - - - - -第 2 页,共 8 页精选学习资料 - - - - - - - - - 图 2.ADC输入上的单极、低通滤波器有时候,一个单极、低通滤波器或许仍不够；诸如振动感测等应用或许是用更少的过采样来分析更宽带宽上的信号；这就使数字抽取滤波器的通带更加靠近fMOD,并且使得抗混叠滤波器的滚降空间更小；在这些情形下,你可以添加一个包含额外 RC对的其次极或第三极,以实现一个
4、更加灵敏的滤波器响应；图 3 中显示的是,设计用于ADC的单极和双极滤波器的响应；这个ADC在 fMOD = 1MHz上对输入进行采样；双极滤波器扁平通带向外扩展至大约 20kHz,并且仍旧能够在1MHz上实现 -60dB 的衰减；名师归纳总结 - - - - - - -第 3 页,共 8 页精选学习资料 - - - - - - - - - 图 3. 单极和双极低通滤波器的频率响应2. 考虑差分与共模滤波器之间的关系许多 ADC转换两个独立输入之间（例如INP 与 INN）的电压,所以,设计人员常常在每个输入上放一个共模滤波器,以保持系统共 模抑制 CMR；然而,组件容差将使任意两个滤波器不匹
5、配,并且会降低频率范畴内的CMR性能,这是由于对共同信号的滤波操作不同；这就通过人们已知的共模至差分转换产生一个差分信号误差；方程式 2 使用电阻器容差, RTOL,和电容器容差, CTOL,运算出共模 抗 混 叠 滤 波 器 在 指 定 频 率 下 的 CMR ：对于需要高 CMR的应用,如图 4 中所示,可以考虑添加一个差分滤名师归纳总结 - - - - - - -第 4 页,共 8 页精选学习资料 - - - - - - - - - 波器,以便为2 个共模滤波器供应补充；通过将差分电容器CDIFF 增加到比 CCM大 10 倍,将差分截止频率设定为比共模截止频率低10 倍频；这样可以减轻
6、由共模组件不匹配所引入的误差,并且生成一个更加灵敏的总体滤波器响应；方程式3 运算出差分低通滤波器的截止频率；需要留意的是,分母中有一个额外的因子 2；图 4. 添加了一个差分滤波器的共模滤波器3. 挑选合适的组件值将电阻器添加到信号路径中将在测量中引入有害噪声和误差,所以,不论何时都有必要将它们掌握在合理的范畴内；电阻器噪声也被称为Johnson 或热噪声可被建模为电压源与你的抱负“ 无噪声” 电阻器相串联；总的说来,你不期望电阻器热噪名师归纳总结 - - - - - - -第 5 页,共 8 页精选学习资料 - - - - - - - - - 声占据整条信号链,那么,将其保持在ADC的噪底
7、以下就特别重要；方程式 4 运算出电阻器热噪声的噪声密度,vn：在这里, k = 玻尔兹曼常量 1.38E-23 J/K 为开尔文；,而 T 是温度值,单位串联电阻也会在输入偏置电流显现时引入小的偏移电压；虽然你也 许能够在之后校准这个值,不过仍是要尽可能地限制电阻器尺寸,特殊是在偏置电流有可能变得很大时更应如此；与滤波器电阻器不同,你能够使用的电容器的值越高,成效就越好；如需明白其中的缘由,就必需知道 的；ADC是如何对输入进行采样不包含集成缓冲器的增量- 累加 ADC的输入直接与 ADC调制器的开关电容器采样结构相连；这个采样结构包含一个开关网络,以及电容值大约为 10pF 或 20pF
8、的采样电容器；图 例；5 显示的是一个经简化示名师归纳总结 - - - - - - -第 6 页,共 8 页精选学习资料 - - - - - - - - - 图 5. 一个 ADC中的经简化开关电容器采样结构采样期间,这个开关电容器电路在外部电路上放置了一个瞬态负载；这个滤波电容器帮忙削减来自调制器的采样电荷注入,并且提供为采样电容器, CSAMPLE,充电所需的某些瞬时电流；滤波电容器越大,可用的电荷就越多；由于其高Q 因子、低温度系数、以及稳定的电气特性,请使用 NP0/C0G类型的陶瓷电容器；较大的电容器值也会改进总谐波失真 是,这就增加了滤波器的 间； THD 等 AC 技术规格,不过,需牢记的 RC时间常量,并且需要一个更长的稳固时我期望这 3 条指导原就已经使你为下一次的抗混叠滤波器设计做好预备；名师归纳总结 - - - - - - -第 7 页,共 8 页精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页,共 8 页