数电期末模拟题及答案.docx

《数电期末模拟题及答案.docx》由会员分享，可在线阅读，更多相关《数电期末模拟题及答案.docx（20页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、数字电子技术模拟题一一, 单项选择题210分1以下等式成立的是 A, A1=A B, A0=A C, A+AB=A D, A+AB=B2函数的标准及或表达式是 A, F=m(1,3,4,7,12) B, F=m(0,4,7,12)C, F=m(0,4,7,5,6,8,9,10,12,13,14,15) D, F=m(1,2,3,5,6,8,9,10,11,13,14,15)3属于时序逻辑电路的是 。A, 存放器 B, ROM C, 加法器 D, 编码器4同步时序电路和异步时序电路比拟，其差异在于后者 A, 没有触发器 B, 没有统一的时钟脉冲限制 C, 没有稳定状态 D, 输出只及内部状态有关

2、，及输入无关5将容量为2564的RAM扩展成1K8的RAM，需 片2564的RAM。A, 16 B, 2 C, 4 D, 8 6在以下图所示电路中，能完成逻辑功能的电路有 。A, B, C, D, 7函数F=C+AB+，无冒险的组合为 。A, B=C=1 B, A=0，B=0 C, A=1，C=0 D, B=C=O8存储器RAM在运行时具有 。A, 读功能 B, 写功能 C, 读/写功能 D, 无读/写功能9触发器的状态转换图如下，那么它是： A, T触发器B, RS触发器C, JK触发器D, D触发器10将三角波变换为矩形波，需选用 A, 多谐振荡器 B, 施密特触发器 C, 双稳态触发器

3、D, 单稳态触发器二, 推断题110分 1, 在二进制及十六进制的转换中，有以下关系：B=9DF1H 2, 8421码和8421BCD码都是四位二进制代码。 3, 二进制数1001和二进制代码1001都表示十进制数9。 4, TTL及非门输入采纳多放射极三极管，其目的是提高电路的开关速度。 5, OC及非门的输出端可以并联运行，实现“线及关系，即L=L1+L2 6, CMOS门电路中输入端悬空作逻辑0运用。 7, 数字电路中最根本的运算电路是加法器。 8, 要变更触发器的状态，必需有CP脉冲的协作。 9, 容量为2564的存储器，每字4位，共计256字，1024个存储单元。 10, 自激多谐振

4、荡器不需外加触发信号，就能自动的输出矩形脉冲。三, 分析计算题76分1, 假如的最简及或表达式为是否存在约束条件？假如存在，试指出约束条件。2, 以下图为双4选1数据选择器构成的组合逻辑电路，输入量为A, B, C，输出逻辑函数为F1，F2，试写出F1, F2，逻辑表达式。3, 用一片74138译码器和门电路实现全加器，写出真值表，画出电路图。4, 分析以下图所示电路的逻辑功能，并将结果填入下表。5, 电路如以下图所示，设起始状态Q2Q1=00，问经过系统时钟信号3个CP脉冲作用后，Q2Q1处于什么状态？并画出Q2Q1的波形。6, 图示电路是PAL的一种极性可编程输出构造，假设要求，试用符号“

5、对该电路矩阵进展恰当的编程。四, 设计题共2小题，1小题12分，2小题8分，共20分1、 试用正边沿D触发器和门器件设计一个状态转换如02413的模5同步计数器。并检查电路的自启动实力。2, 用两片74LS290异步十进制计数器芯片设计一个60进制计数器的电路,画出电路连接图。附：74LS290集成芯片功能表CPR01R02R91R92功能11任一为0清0(QDQCQBQA=0000)任 意11置9(QDQCQBQA=1001)任一为0任一为0计数五, 综合题8分试用8选1数据选择器74151和四位同步二进制加法计数器74LS161芯片设计序列信号发生器，序列信号为11001101左位在先，画

6、出电路连线图。附74LS161四位同步二进制加法计数器芯片功能表。数字电子技术模拟题二一, 单项选择题210分1在以下数据中，数值最小的是 2函数 的标准及或表达式是 A、 F=m(0,1,3,4,7,11,13,15) B, F=m(0,1,6,7,8,9,10,11)C, F=m(0,1,6,7,12,13,14,15) D, F=m(0,1,4,7,12,13,14,15)3典型的五管TTL及非门，输入端采纳多放射极三极管是为了：A, 放大输入信号 B, 实现或逻辑C, 提高带负载实力 D, 提高工作速度4电路由TTL门电路组成,F的逻辑表达式是 。A、B、C、D, 5为实现“线及的逻辑

7、功能，应选用：A, 及门 B, 及非门 C, 传输门 D, 集电极开路门6以下哪类触发器有一次变更现象 。A, 同步RS触发器 B, 主从JK触发器 C, 边沿JK触发器 D, 边沿D触发器7集成十进制加法计数器初态为Q3Q2Q1Q0=1001,经过5个CP脉冲后,计数器状态为 A, 0000 B, 0100 C, 0101 D, 1110下面说法错误的选项是 A, RAM分为静态RAM和动态RAM B, RAM指在存储器中随意指定的位置读写信息C, 译码电路采纳CMOS或非门组成9用容量为16K8位存储芯片构成容量为64K8位的存储系统，需 片16K8位存储芯片,需( )根地址线,()根数据

8、线。A, 4,16,8 B, 4,14,8 C, 2,16,8 D, 2,14,16 10集成单稳态触发器的暂稳态维持时间取决于( )。A、 R, C元件参数 B, 所用门电路的传输延迟时间C, 触发脉冲持续的时间 D, 器件本身的参数 二, 推断题110分 1, 8421码和8421BCD码都是四位二进制代码。 2, 二进制数代码1000和二进制代码1001都可以表示十进制数8。 3, 保险库有一把锁，A, B两名经理各有一把钥匙，必需两名经理同时在才能开锁。用F表示翻开保险库锁的状态，F的逻辑表达式为： 4, TSL门输出有三种状态。 5, TG门只用于数字信号的传输。 6, CMOS门电

9、路中输入端悬空作逻辑0运用。 7, 要变更触发器的状态，必需有CP脉冲的协作。 8, 掩膜ROM只能改写有限次。 9, 将三角波变换为矩形波，需选用施密特触发器。 10, 矩形脉冲只能通过自激振荡产生。三, 分析计算题1-5小题每题8分，6小题10分，共50分1、 电路如下图：1, 按图干脆写出Y的表达式2, 依据反演规那么写出Y的反函数 3, 依据对偶规那么写出Y的对偶式4, 写出Y的最简及或表达式2、 组合逻辑电路输入X, Y, Z输出L波形如下图，分析该电路的逻辑功能。并用最少的两输入及非门实现无反变量输入3, 某触发器的状态转换图，写出此触发器的特性方程，并用D和JK触发器实现它。4,

10、 电路由JK触发器及及非门构成，试写出特性方程, 驱动方程和状态方程。该电路假设在K输入处以置0代替Qn，那么电路功能是否会变更？5, 图示电路是PAL的一种极性可编程输出构造，假设要求，试用符号“对该电路矩阵进展恰当的编程。6, 由集成四位比拟器74LS85和集成计数器74LS161构成一个定时电路如下图，Z是信号输出端。比拟器A3A2A1A0预置为1001，计数器的数据输入端DCBA预置为0010，试问：（1） 当 Z接在LD端时RD置1，一个Z脉冲周期内包含多少个时钟脉冲CP？（2） 当 Z接在RD端时LD置1，一个Z脉冲周期内又包含多少个时钟脉冲CP？简洁写出分析过程四, 设计题102

11、分2、 试用正边沿JK触发器和门器件设计一个模可变同步减计数器。当X=0时M=3；当X=1时，M=4。检查电路的自启动实力。2, 用两片74LS290异步二-五-十进制加计数器芯片设计一个54进制加计数器,画出电路连接图。附：74LS290集成芯片功能表CPR01R02R91R92功能11任一为0清0(QDQCQBQA=0000)任 意11置9(QDQCQBQA=1001)任一为0任一为0计数数字电子技术模拟题三一, 选择题210分1, F=AB+CD的真值表中，F=1的状态有： a, 2个 b, 4个 c, 6个 d, 8个2, 在系列逻辑运算中，错误的选项是： a、 假设A=B，那么AB=

12、A b, 假设1+A=B，那么1+A+AB=BAZ10kc、 A+B=B+C，那么A=C d, 都正确3, 双输入CMOS及非门如右图，输出Z为： a, Z=A b, Z= c, Z=0 d, Z=14, 欲使一路数据安排到多路装置应选用带使能端的： a, 编码器 b, 译码器 c, 选择器 d, 比拟器5, JK触发器在CP脉冲作用下，欲使Qn+1=1，那么必需使： a, J=1，K=0 b, J=0，K=0 c, J=0，K=1 d, J=1，K=16, 触发器的状态转换图如下，那么它是： a、 RS触发器 b, D触发器c, JK触发器 d, T触发器7, 将三角波变换为矩形波，需选用：

13、 a, 施密特触发器 b, 多谐振荡器 c, 双稳态触发器 d, 单稳态触发器8, 如 图 所 示 时 序 逻 辑 电 路 为 。a、 移位 寄 存 器 b、 同步 二 进 制 加 法 计 数 器 c, 异 步 二 进 制 减 法 计 数 器 c、 异 步 二 进 制 加 法 计 数 器9, 逻 辑 电 路 如 图 所 示， 当 A=“0”，B=“1” 时，脉 冲 来 到 后 触 发 器 ( )。a, 置“0” b, 保 持 原 状 态 c, 置“1” d, 具 有 计 数 功 能 10, 如下图逻辑电路为 。a, 同步二进制加法计数器b, 异步二进制加法计数器c, 同步二进制减法计数器d,

14、异步二进制减法计数器二, 推断题210分 1, 在二进制及十六进制的转换中，有以下关系：B=9DF1H 2, 8421码和8421BCD码都是四位二进制代码。 3, 二进制数1001和二进制代码1001都表示十进制数9。 4, TTL及非门输入采纳多放射极三极管，其目的是提高电路的抗干扰实力。 5, OC及非门的输出端可以并联运行，实现“线及关系，即L=L1+L2 6, 在具有三组及输入端的及或非门中，当只运用其中的两组及输入端时，余下的一组及输入端应接高电平。 7, 数字电路中最根本的运算电路是加法器。 8, 要变更触发器的状态，必需有CP脉冲的协作。 9, 容量为2564的存储器，每字4位

15、，共计256字，1024个存储单元。 10, 自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。三, 化简逻辑函数12分1、 6分用公式法：2、 6分用卡诺图法：四, 组合逻辑电路18分1, 设有一组合逻辑部件，不知内部构造，测得其输入波形A，B，C及输出波形L如下图，1试列写出真值表；2写出逻辑表达式；3画出由74138译码器构成逻辑图。(本大题10分)2, 以下图为双4选1数据选择器构成的组合逻辑电路，输入量为A, B, C，输出逻辑函数为F1，F2，试写出F1，F2，逻辑表达式。8分五, 时序逻辑电路20分1. (8分)设负边沿JK触发器的初始状态为0，CP, J, K信号如下图，

16、试画出Q端的波形。2, 12分逻辑电路如下图，1. 写出时钟方程，2. 写出驱动方程，3. 求解状态方程，4. 列写状态表，5. C脉冲波形，画出输出，的波形，推断该计数器是加法还是减法？是异步还是同步？设，的初始状态均为“00”。12分六、 综合题设计10分四位二进制计数器74161的功能表和逻辑符号如以下图所示。1、 试说明该器件的各引脚的作用。2、 分别用清零法和置数法和适当的逻辑门构造9进制计数器。数字电子技术模拟题一解答及评分标准一, 单项选择题210分1, C2, D3, A4, B5, D6, B7, D8, C9, A10, B评分标准：每题2分，做对一个2分，错误不给分。二,

17、 推断题110分1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 评分标准：每题1分，做对一个1分，错误不给分。三, 分析计算题76分1, ，3分要使那么F中含有无关项1分，无关项为：3分。2, 解答如下：写对一个分3, 全加器真值表列出见右图3分Ci-1 Bi AiSiCi0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111电路连对4分，其中使能端接对分每个分，信号输入端接对分，输出接对2分每个1分。4, Y的表达式如下：写出三态门输出1分，真值表一个分，共6分。5, 输出波形图中两个T触发器由于信号T=，都是T触发器。

18、只要受到时钟脉冲信号的触发，触发器就翻转。但是第二个触发器的时钟脉冲信号应为CP2=+CP，只有当1=0时，第二个触发器才会随着CP脉冲由01，得到上升沿触发而变更状态。画出的Q1Q2波形如上图b所示。分析2分从工作波形图可知，经过系统时钟脉冲信号3个CP脉冲作用后，Q2Q1处于11状态。1分，波形画对4分。6, 方案之一：4分，编程画对3分。四, 设计题共2小题，1小题12分，2小题8分，共20分1, 解：设计步骤如下：1确定触发器个数K。K=3，因为状态数N=5，符合2K-1N2K。电路状态用Q3Q2Q1表示。1分2列状态转换真值表。依据D触发器的次态方程，列状态转换真值表，如下表表示。3

19、分，各个量填对计。状态转换真值表Q3Q2Q1D3D2D10010001001000110100010010001100100010010001103求激励输入方程组。首先要依据状态转换真值表，画D3, D2, D1的卡诺图，然后通过卡诺图化简得到激励输入方程。D3, D2, D1的卡诺图如以下图所示。经过卡诺图化简得到激励输入方程如下：驱动方程一个1分，共计3分。4画电路图。由激励输入方程组，可画电路图如以下图所示。3分5检查能否自启动。首先将非工作状态101，110，111分别代入激励方程D3, D2, D1中，然后依据D触发器次态方程，可知全部的非工作状态都能进入工作状态，即101001；

20、110101001；111001。因此电路可以自启动。1分6画完整状态转换图如以下图所示。1分2, 连接电路如下图：评分标准：清零端接对各2分，共4分；置位端接对各1分，共2分，CPB接对各分，共1分，高位CPA接对1分。五, 综合题8分解：由于序列信号的长度N=8，因此首先要将74LS161作为一个模8计数器运用。1分当74LS161芯片的输入端P, T, , 都接高电平“1时，芯片就是一个模16计数器，QDQCQBQA的状态号从0, 1, 2直至15。假如不运用输出端QD，那么QCQBQA的状态号从0, 1, 2直至7。在这种状况下，芯片就可当作模8计数器运用。2分设8选1数据选择器的地址

21、信号输入端从高到低为C, B, A，而74LS161芯片的4个数据输出端从高到低为QD, QC, QB, QA。只需将QA接A，QB接B，QC接C，2分数据选择器的8个数据输入端X0至X7分别接1, 1, 0, 0, 1, 1, 0, 1就可以实现设计目的。2分电路图如以下图所示，图中F为序列信号输出端。图中D, C, B, A接地，是为了防止干扰信号进入。1分序列信号发生器电路图数字电子技术模拟题二参考答案及评分标准一, 单项选择题210分1C2D3D4C5D6B7B8C9A10。A评分标准：答对1个记2分，答错不得分。二, 推断题110分12345678910。评分标准：答对1个记1分，答

22、错不得分。三, 分析计算题1-5小题每题8分，6小题10分，共50分1, 1 3分 2 1分3 1分4 3分评分标准如上，假设方法不同，按结论酌情给分。2, 8分1表达式： 4分逻辑功能：判奇电路 2分电路图：2分 P H0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101110假设方法不同，按结论酌情给分。3, 8分1状态真植表：4分(2) 特性方程： 1分 3JK触发器的特性方程： 1分4D触发器的特性方程： 1分图1分假设方法不同，按结论酌情给分。4, 8分JK触发器的特性方程： 2分驱动方程： 2分状态方程： 2分假设 1分电路功能会变更。 1分假

23、设方法不同，按结论酌情给分。5, 8分评分标准：第1行编程 3分； 第2行编程 3分第3, 4行编程 1分； 第5行编程 1分假设方法不同，按结论酌情给分。6, 10分（1） 一个Z脉冲周期内包含8个时钟脉冲CP。 5分（2） 一个Z脉冲周期内又包含9个时钟脉冲CP。 5分假设方法不同，按结论酌情给分。四, 设计题102分1、 设计题10分1状态表：6分X 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 00 00 1 1 10 00 11 02表达式 2分3检查自启动实力：当时，下一个状态为11，所以电路有自启动实力。 1分4电路图 1分假设方法不同，按结

24、论酌情给分。2, 设计题10分按上面连线正确的得总分值。假设方法不同，按结论酌情给分。详细给分步骤如下：连成100进制得8分，限制信号得2分。数字电子技术模拟题三参考答案一、 选择题(20分)1, c ；2, c；3, d；4, b；5, a；6, b；7, a；8, a；9, d；10, b二、 推断题20分1, ；2, ；3, ；4, ；5, ；6, ；7, ；8, ；9, ；10, 。三、 1, 6分L=ABC2, 6分CBAL00010010010001111000101111011110四、 1, 10分2, 8分五, 1.8分2. 12分1CP0=C，下降沿触发 CP1=Q0n下降沿触发23 状 态 表 波 形 图功能：4位二进制异步加法计数器六, 10分1. RD为清零端，异步清零；LD为置数限制端，同步置数；A, B, C, D为置数输入端，A为低位，D为高位；QA, QB, QC, QD为输出端，QA为低位, QD为高位；RCO为输出访能限制端。2,