《集成电子技术基础教程 第二篇第2章(3-1).ppt》由会员分享，可在线阅读，更多相关《集成电子技术基础教程 第二篇第2章(3-1).ppt（31页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第二篇 数字电路和系统,第二章 集成逻辑门电路,TTL ( Transistor Transistor Logic ) 晶体管-晶体管逻辑,CMOS ( Complementary MOS ) 互补型MOS,ECL ( Emitter Coupled Logic ) 射极耦合逻辑,I2 L ( Integrated Injection Logic ) 集成注入逻辑,目前广泛应用的集成逻辑电路,TTL、 ECL、 I2 L 双极型,CMOS 单极型,重点介绍： TTL 、CMOS,第二章 集成逻辑门电路,2.2.1 集成TTL门电路的主要特性和参数 2.2.2 集成CMOS门电路的主要特性和参数
2、 2.2.3 各类门电路应用时的注意事项 2.2.4 可编程逻辑阵列（PLD）,2.2.1 集成TTL门电路的主要特性和参数,TTL门电路是目前大量使用的一种中、小规模数字集成电路,一、典型集成TTL逻辑门电路,电路结构,典型电路如图所示，由4只三极管组成。其中多发射管T1为输入级，T2为中间级，T4、T5为输出级,工作原理,当输入为低电平 “0”时（VIL=0. 3V）,T1深饱和，T2、T5截止，T4、D导电，输出高电平。vO=VOH3.6V，TTL关门。,当输入为高电平 “1”时（VIH=3.6V）,vB1=vBE5+vBE2+vBC1=2.1V，T1倒置、T2、T5饱和， vB4=VC
3、ES2+vBE5 1.0V，T4、D截止状态，输出为低电平vO=VOL0.3V，TTL开门。,电平真值表,逻辑真值表,二、TTL门电路的主要特性,1 电压传输特性,段：当输入电压vI0.6V T1深饱和，T2、T5截止，T4、D导电， vO=VOH3.6V，电路关门。,段：当vI=0.7V1.3V， T1管基极vB1=1.4V2.0V，使T2处于放大，而T5截止，T4、D导电。当vI升高时， vC2下降， vO也下降。,段：当vI 1.4V时， T1趋向倒置，T4、D趋向截止， T2、T5导电，输出降至低电平约0.3V。趋向开门状态。,段：当vI1.4V， T1倒置，T2、T5饱和导电，T4、
4、D截止，输出低电平并稳定在0.3V，门处于稳定开门状态。,2 TTL门电路的输出特性,讨论TTL门接同类负载门时的输出电压和负载电流之间的关系。分为输出高电平和低电平两种情况加以讨论。,低电平输出特性 灌电流负载输出特性,驱动门输出低电平，T5饱和导电，T4、D截止，负载电流从负载门流向驱动门（灌入）。,因此，对负载门数NOL应有一个限定值，由输出低电平上限值VOLmax 决定。,如果负载门数NOL越多，则灌入电流IOL NOLIIL便越大，这促使VOL电压升高，T5将由饱和趋向放大，最终破坏逻辑关系。,驱动门数（扇出系数）为：,高电平输出特性拉电流负载输出特性,输出高电平VOH，驱动门T5截
5、止，T4、D导电，负载电流从驱动门流出(拉出)。如果负载门数增加，IOH拉出的电流便增加，这使得输出高电平电压VOH会下降，T4管会趋向放大，最终破坏逻辑关系。,高电平输出时也规定了一个高电平下限值VOHmin，其负载门数为：,三、集成TTL门电路的主要参数,这些参数能从电压传输特性上得出：,输入电平、输出电平:,输入低电平VIL 输入低电平上限VILmax(关门电平Voff) 输入高电平VIH 输入高电平下限VIHmin(开门电平Von),TTL高电平VOH3.6V TTL低电平VOL0.3V,输入信号噪声容限,它表征门电路的抗干扰能力强弱。在TTL驱动TTL门电路的情况下，串入的噪声电压大
6、小分两种情况：低电平输入噪声容限和高电平输入噪声容限。,低电平输入噪声容限VNL：负载门输入低电平时,高电平输入噪声容限VNH：负载门输入高电平时,扇出门数,一种门能驱动同一类型门电路的个数称扇出门数。虽然IOLIOH，但是IILIIH，故NOLNOH。所以扇出门数以NOL为准。,平均传输延迟时间 tpd,TTL门电路在输入脉冲信号的作用下，其输出不能马上响应输入变化，需要要一段时间的延迟。,tpd为几十纳秒,四、TTL门电路中的其它技术措施,肖特基三极管抗饱和，提高电路的开关速度。,有源泄放电路(T6、R3、R6)加快T2、T5由饱和到截止的转换时间，目的还是提高开关速度,74S系列TTL电
7、路,T4用二只三极管构成复合管提高电路的带负载能力(增大输出电流)。,输入增加了保护二极管D1、D2、D3（提高可靠性）。,改进后的电压传输特性如图所示：,五、其它TTL门电路,TTL或非门,TTL集电极开路与非门（OC门）,省去T4和D，输出高电平为VCC，而不是3.6V,( Open Collector ),实现线与功能,实现两种逻辑电平转换,+12V,TTL三态输出门,三态门的输出状态除0、1两种状态外，还有高阻输出状态,使能控制端,=1时，无论A=0或1， D1始终导电，而T4、T5都截止，输出为高阻态（禁止态）。,= 0时，三态门使能，即D1、D2截止，A和L实现了反相输出，,TTL
8、三态门的真值表,注意：三态输出门的电路符号有多种：,三态门的应用,总线连接,信号双向传输,2.2.2 集成CMOS门电路的主要特性和参数,一、典型集成CMOS门电路,CMOS反相器,是用NMOS和 PMOS组成的互补型的MOS电路。它在集成度、功耗、输出高低电平等方面，都比TTL优越，是目前集成电路的主流产品。,设,由增强型MOS管构成。,当vI = VDD时，,vGSNVTN， TN导通，RDSN小； |vGSP|VTP|， TP截止，RDSP很大。 所以，vO= VOL 0V（ RDSN 与RDSP分压）,当vI = 0时，,vGSNVTN， TN截止，RDSN很大； |vGSP|VTP|
9、， TP导通，RDSP小。 所以，vO = VOH VDD。,由于互补两管中总有一只导电，另一管截止，因此CMOS门电路的功耗极微。,CMOS与非门,由增强型MOS管构成。NMOS串联，PMOS并联，构成与关系。,当输入都为高电平时， TN1、TN2导通， TP1、TP2截止，输出低电平。,当输入有一个(或全部) 为低电平时， TN中有一只(或全部)截止， TP中有一只(或全部)导通，输出高电平。,所以，,CMOS或非门,由增强型MOS管构成。NMOS并联，PMOS串联，构成或关系。,当输入都为低电平时， TN1、TN2截止， TP1、TP2导通，输出高电平。,当输入有一个(或全部) 为高电平时， TN中有一只(或全部)导通， TP1中有一只(或全部)截止，输出低电平。,所以，,END,