《集成电子技术基础教程 第二篇第1章(2).ppt》由会员分享，可在线阅读，更多相关《集成电子技术基础教程 第二篇第1章(2).ppt（37页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第二篇 数字电路和系统,第一章 数字逻辑基础,第一章 数字逻辑基础,2.1.1 数制、码制及相互间的转换,2.1.2 逻辑代数,2.1.3 逻辑代数化简,2.1.4 逻辑功能的硬件语言描述,2.1.1 数制、码制及相互间的转换,一、数制及相互间的转换,任意进制数:,数制转换,整数部分除r取余,小数部分乘r取整,二、编码,三、机器数的表示,原码、反码和补码,2.1.2 逻辑代数,一、三种基本逻辑,复杂逻辑关系,1. 基本运算定律,二、逻辑运算定律、公式及规则,八个基本定律,2. 常用公式,对偶规则,反演规则,3. 运算规则,1. 逻辑问题的五种表示方法,三、逻辑函数的表示,2. 逻辑函数的标准“
2、与-或”表达式,由最小项之和组成,3. 逻辑函数的标准“或-与”表达式,由最大项之积组成,2.1.3 逻辑函数化简,同一个逻辑函数可以有多种表示形式：,用“与-或”门实现的“与-或”表达式,用“与非”门实 现的“与非-与非”表达式,用“或非”门实现的“或非-或非 ”表达式,用“与或非”门实现的“与或非”表达 式,其中第一种表达式是最基本的形式，其它式子都可由它变换而来。,用“或-与”门实现的“或-与”表达式,逻辑函数化简就是使一个最初的逻辑函数经过化简后得到式中的“与”项变量最少、“或”项项数最少的逻辑函数式，从而使组成的逻辑电路最简（门数和每门的输入端数最少）。,一、逻辑函数的代数法化简,代
3、数法化简依据逻辑代数的定律，常用公式和运算规则进行；,采用的方法有：吸收法、配项法、合并法、消去法、冗余法等。,解：,该式子在提出公共变量B之后，应用了吸收法和消去法使式子达到最简。,=B,解：,该例应用了合并法和冗余项法使式子化成最简。,【例2.1.5】,代数法化简无固定步骤可遵循，具有一 定的试探性。对最后的化简结果，有时难以肯定是合理的，它在很大程度上取决于设计者 对逻辑代数的熟悉程度。,二、逻辑函数的卡诺图化简,卡诺图：,由2n个小方块组成的方块图； 每个小方块代表一个最小项； 相邻二个小方块所代表的二个最小项仅差一个变量不同，其它都相同 (逻辑上称相邻性)。,用方格图来描述逻辑函数，
4、由于该方法由卡诺首先提出，所以把方格图称为卡诺图。,二变量卡诺图,三变量卡诺图,四变量卡诺图,五变量卡诺图,逻辑函数的卡诺图表示,将一个表达式用标准的“与-或”表达式(最小项之和式)表示后，根据式中的最小项，在卡诺图的对应小方块中填上该最小项的值“1”后，便成了该函数的卡诺图了。,例：将函数 用卡诺图表示出来。,解：将函数化成最小项之和式：,画出三变量卡诺图，将三个最小项相应的小方格中填“1”,其它填“0”即可。,卡诺图化简逻辑函数的依据是利用卡诺图中相邻方块所代表最小项的相邻性，用画包围圈的 方法把相邻的小方块合并成一个大方块，消去变量。,m0与m1结合(画包围圈),m0与m4结合(画包围圈
5、),m1与m3结合(画包围圈),m0与m2结合(画包围圈),以四变量卡诺图为例，,m1m3m9m11结合，,m0m2m8m10结合,包围小方格结合最小项时，其结果是消去包围圈中不同的变量，保留相同的变量。 画包围圈应将2n个相邻小方块合并成一个大方块进行，得到的“与”项将消去n个变量。,m4m5m12m13结合，,四变量全部十六个最小项包围在一起，结合成一项，其函数值为1。,结论：,【例2.1.6】用卡诺图化简函数 Z1(A,B,C,D)=m(1,3,4,5,6,7,9,12,14,15),画出四变量卡诺图，画包围圈后得到四项化简后的“与”项。,解：,Z1(A,B,C,D)=,【例2.1.7】
6、用卡诺图化简函数,画出四变量卡诺图，结合最小项画包围圈。,解：,【例2.1.8】,化简逻辑函数Z3(A,B,C,D)=m(3,4,6,7,10,13,14,15),先画出四变量卡诺图，再画包围圈,解：,卡诺图化简时的一般原则和规律,包围圈越大，消去变量越多，但只能对2n个相邻小方块实施包围；,小方块可以被重复包围(利用的是重叠律)，但每一个包围圈至少应有一个小方块未曾被包围过；,包围卡诺图中“1”的小方块，得到原函数的最简“与-或”表达式，进而可得到最简的“与非-与非”表达式，可全部用“与非”门实现；,包围卡诺图中“0”的相邻小方块，得到最简的“或-与”表达式，进而可得到 “或非-或非”最简式
7、，可全部用“或-非”门组建电路。,【例2.1.9】,解：,画出三变量卡诺图,包围“1”得原函数：,包围“0”得反函数：,利用反演规则，得最简与非-与非表达式：,利用反演规则，得最简或与表达式：,三、具有约束的逻辑函数的化简,在许多逻辑问题中，逻辑变量与逻辑结果之间存在着某种限制、制约和约束的关系。如十字路口交通信号控制灯和汽车通行之间的关系，红、绿、黄三只灯中不允许同时有二只或二只以上的灯亮。,令灯亮为“1”，暗 为“0”，机动车Z通行为“0”， 停止为“1”。,具有约束条件的逻辑函数的表示方法,Z=m(1,4)+d(3,5,6,7),方法1：,方法2：,具有约束条件的逻辑函数化简,在具有约束
8、条件的逻辑函数化简中，应当充分利用约束项。为使化简后函数最简，可把约束项作“1”处理，也可作“0”处理。,【例2.1.10】,化简具有约束项的逻辑函数为最简的“与-或”表达式： Z=f(A,B,C,D)=m(2,3,4,5,9,10,12,15)+d(0,1,6,11,13),解：,画出四变量卡诺图，约束项代表的小方块用“”表示。利 用了m13和m11两个约束项后，得到最简的“与-或” 式,显然，这是将约束项m11、m13当作“1”，而m0、m1、m6当作“0”处理的结果。,2.1.4 逻辑功能的硬件语言描述,一、硬件语言描述(HDL)简述,常用设计方法(适用于小规模数字电路),根据设计要求确
9、定输入、输出逻辑变量；,利用真值表、卡诺图等描述方法求出并简化逻辑函数；,选择合适的门电路或中小规模集成电路进行综合，得到逻辑电路图。,逻辑函数简化烦琐，容易出错；逻辑综合要求设计者熟悉各种现有数字器件，并且要反复凑试。对于规模较大的电路，则设计难度更大。,EDA设计方法(适用于ASIC、PLD),根据设计要求确定输入、输出逻辑变量；,利用硬件描述语言(HDL，Hardware Description Language)描述电路的逻辑功能；,利用HDL编译器，实现逻辑函数的简化、功能仿真分析；,利用EDA厂商提供的综合器，将HDL设计装配到ASIC、PLD中，完成电路设计。,可见，设计过程符合
10、人的思维习惯， HDL语言提供各个层次（系统级、门电路级、晶体管级等）逻辑功能的描述 。可以说是硬件电路的“软化”，或说成是用软件设计代替硬件设计。,常见HDL语言,ABEL-HDL语言,随着PLD器件的发展而发展起来的硬件描述语言,语法简单，描述简练,不适合大型数字系统的设计，一些规模较大的PLD生产厂商的开发软件不支持该语言的设计输入,支持各种低密度的PLD器件，同时支持多种高密度PLD器件,VHDL语言,随着ASIC器件的发展而发展起来的,VHDL语言是目前标准化程度最高的一种硬件描述语言,VHDL语言得到了众多EDA厂商的支持,非常适合大型系统级数字系统的设计,IEEE于1987年将V
11、HDL确定为第一个硬件语言标准，即IEEE1076-1987，1993年修订为IEEE1076-1993,Verilog语言,IEEE于1995年制订了Verilog HDL1364-1995标准,Verilog HDL 特别适合门电路级、算法级数字系统的设计,广泛应用于ASIC器件和PLD器件的开发,Verilog语言更易于学习和掌握,Verilog语言的源代码要比VHDL语言的源代码简洁得多,二、硬件语言描述举例,【例2.1.10】已知一个四位二进制数A4A3A2A1，试设计一个判别电路，当输入大于等于2、小于等于10时,输出为逻辑1，其余为逻辑0 。,解：,（1）传统设计描述法,用卡诺图表示，逻辑式为：,（2）ABEL-HDL语言描述法,MODULE decode 定义设计模块名为decode A4、A3、A2、A1 PIN 定义输入信号 Z PIN; 定义输出信号 A=A4A1; 定义集合 EQUATIONS 用逻辑方程描述逻辑功能 WHEN(A=2) END 模块结束,经ABEL语言编译器编译后的简化式子如下：,式中，&表示逻辑与， #表示逻辑或，!表示逻辑非。 结果即：,进行逻辑仿真后，得到波形为：,与手工卡诺图简化结果相同。,END,基本运算定律,Return,