2022年数字电路基础知识 .pdf

《2022年数字电路基础知识 .pdf》由会员分享，可在线阅读，更多相关《2022年数字电路基础知识 .pdf（20页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第三章数字电路基础知识1、逻辑门电路（何为门）2、真值表3、卡诺图4、 3 线 -8 线译码器的应用5、 555 集成芯片的应用一.逻辑门电路（何为门）在逻辑代数中， 最基本的逻辑运算有与、或、非三种。每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。最基本的逻辑关系有三种：与 逻辑关系、 或逻辑关系、 非逻辑关系。实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路 。例如：实现“与”运算的电路称为与 逻辑门，简称 与门；实现“与非”运算的电路称为与非 门。逻辑门电路是设计数字系统的最小单元。1.1.1 与门“与

2、”运算是一种二元运算，它定义了两个变量A 和 B 的一种函数关系。用语句来描述它，这就是：当且仅当变量A 和 B 都为 1 时，函数F 为 1；或者可用另一种方式来描述它，这就是：只要变量A 或 B 中有一个为0，则函数 F 为 0。 “与 ”运算又称为 逻辑乘 运算，也叫 逻辑积 运算。“与”运算的逻辑表达式为：FA B式中，乘号“ ”表示与运算，在不至于引起混淆的前提下，乘号“”经常被省略。该式可读作： F 等于 A 乘 B，也可读作： F 等于 A 与 B。由“ 与”运算关系的真值表可知“与”逻辑的运算规律为：0 000 11 001 11表 2-1b “与”运算真值表A B FA B0

3、 0 0 0 1 0 1 0 0 1 1 1 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 20 页简单地记为：有0 出 0，全 1 出 1。由此可推出其一般形式为：001AAAA AA实现“与” 逻辑运算功能的的电路称为“与门 ” 。 每个与门有两个或两个以上的输入端和一个输出端，图2-2 是两输入端 与门的逻辑符号。在实际应用中，制造工艺限制了与门电路的输入变量数目，所以实际与门电路的输入个数是有限的。其它门电路中同样如此。1.1.2 或门“或”运算是另一种二元运算，它定义了变量A、B 与函数 F 的另一种关系。用语句来描述它，这

4、就是：只要变量A 和 B 中任何一个为1，则函数 F 为 1；或者说：当且仅当变量A 和 B 均为 0 时，函数 F 才为 0。“或” 运算又称为逻辑加，也叫逻辑和。 其运算符号为 “”。“或”运算的逻辑表达式为：FAB式中，加号“”表示“或”运算。该式可读作：F 等于 A 加 B，也可读作： F 等于 A或 B。表 2-2b “或”运算真值表A B FAB0 0 0 0 1 1 1 0 1 1 1 1 由“ 或”运算关系的真值表可知“或”逻辑的运算规律为：00001101111简单地记为：有1 出 1，全 0 出 0。由此可推出其一般形式为：011AAAAAA实现“或”逻辑运算功能的电路称为

5、“或门 ” 。每个或门有两个或两个以上的输入端和一个输出端，图2-7 是两输入端或门的逻辑符号。图 2-2 与门的逻辑符号图 2-7 或门的逻辑符号精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 20 页1.1.3 非门逻辑“ 非”运算是一元运算，它定义了一个变量（记为A）的函数关系。用语句来描述之，这就是：当A=1 时，则函数F=0；反之，当A=0 时，则函数F=1。非运算亦称为“反”运算，也叫逻辑否定。“非”运算的逻辑表达式为：FA式中，字母上方的横线“”表示“非”运算。该式可读作：F 等于 A 非，或 F 等于 A 反。由“ 非”

6、运算关系的真值表可知“非”逻辑的运算规律为：0010简单地记为：有0 出 1，有 1 出 0。由此可推出其一般形式为：10AAAAA A实现“非”逻辑运算功能的电路称为“非门 ” 。非门也叫反相器。每个非门有一个输入端和一个输出端。图2-12 是非门的逻辑符号。1.2.1 与非门“与”运算后再进行“非”运算的复合运算称为“与非 ”运算，实现“ 与非 ”运算的逻辑电路称为 与非门 。 一个与非门有两个或两个以上的输入端和一个输出端，两输入端与非门的逻辑符号如图2-15 所示。其输出与输入之间的逻辑关系表达式为：FA B表 2-3b “非”运算真值表A FA0 1 1 0 图 2-12 非门的逻辑

7、符号精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 20 页与非门的真值表如表2-4 所示。表 2-4 “与非”门真值表A B FA B0 0 1 0 1 1 1 0 1 1 1 0 1.2.2 或非门“或”运算后再进行“非”运算的复合运算称为“或非 ”运算，实现“ 或非 ”运算的逻辑电路称为 或非门 。 或非门也是一种通用逻辑门。一个或非门有两个或两个以上的输入端和一个输出端，两输入端或非门的逻辑符号如图2-18 所示。输出与输入之间的逻辑关系表达式为：FAB或非门的真值表如表2-5 所示。表 2-5 “或非”门真值表A B FAB0

8、 0 1 0 1 0 1 0 0 1 1 0 1.2.3 异或门在集成逻辑门中， “异或” 逻辑主要为二输入变量门，对三输入或更多输入变量的逻辑，都可以由二输入门导出。所以，常见的“异或”逻辑是二输入变量的情况。图 2-15 与非 门的逻辑符号图 2-18 或非 门的逻辑符号精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 20 页对于二输入变量的“异或”逻辑，当两个输入端取值不同时，输出为“1” ；当两个输入端取值相同时，输出端为“0” 。实现“异或”逻辑运算的逻辑电路称为异或门 。如图2-21所示为二输入异或门的逻辑符号。相应的逻辑表

9、达式为：FABABAB其真值表如表2-6 所示。表 2-6 二输入“异或”门真值表A B FAB0 0 0 0 1 1 1 0 1 1 1 0 1.2.4 同或门“异或”运算之后再进行“非”运算，则称为“同或 ”运算。实现“同或”运算的电路称为 同或门 。同或门的逻辑符号如图2-24 所示。二变量同或运算的逻辑表达式为：FABABABAB其真值表如表2-7 所示。表 2-7 二变量“同或”门真值表A B FAB0 0 1 0 1 0 1 0 0 1 1 1 图 2-21 二输入 异或 门的逻辑符号图 2-24 同或门的逻辑符号精选学习资料 - - - - - - - - - 名师归纳总结 -

10、- - - - - -第 5 页，共 20 页常用逻辑电路逻辑符号对照表二.真值表真值表定义: 表征逻辑事件输入和输出之间全部可能状态的表格。在表中通常以1 表示真， 0 表示假。真值表是在逻辑中使用的一类数学表，用来确定一个表达式是否为真或有效。完全真值表的作法三个步骤：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 20 页1、找出已给命题公式的所有变项，并竖行列出这些变项的所有真值组合； 2、根据命题公式的结构，由繁到简的依次横行列出，一次只引进一个连接词，直至列出该公式本身； 3、依据基本真值表，有变项的真值逐步计算出每个部分的

11、真值，最后列出整个公式得真值。如何根据真值表写出逻辑函数的表达式第一种方法 :以真值表内输出端“ 1”为准第一步 :从真值表内找输出端为“1”的各行 ,把每行的输入变量写成乘积形式;遇到“ 0”的输入变量上加非号。第二步 :把各乘积项相加,即得逻辑函数的表达式。例 1已知某逻辑函数的真值表如表1 表示 ,试写该函数的表达式并化简。解:根据上述提示的方法有: 第一步 :将输出端为“ 1”的各行写成乘积项,即:第四行 : BC;第六行 :A C; 第七行:AB ; 第八行 :ABC 。第二步 :将各乘积项相加,即得逻辑函数表达式,并化简 :第二种方法 :以真值表内输出端“ 0”为准第一步 :从真值

12、表内找输出端为“0”的各行 ,把每行的输入变量写成求和的形式,遇到“ 1”的输入变量上加非号。第二步 :把各求和项相乘,即得逻辑函数表达式。例2已知某逻辑函数真值表如表2 所示 ,试根据此表写出函数表达式并化简。解: 第一步 :将输出端为“ 0”的各行写成求和形式,即:第二行 :A+ ; 第三行 : +B。第二步 :将各求和项相乘即得函数表达式,并化简 :Y=(A+ )( +B)=AB+ =AB 注:在具体使用两种方法时,应观察输出端是“1”多还是“ 0”多 ,以少的为准写函数表达式 (这样最简单 ),若输出端“ 1”与“ 0”出现的次数一样多,一般以“ 1”为准运算较为简单。例3已知某函数真

13、值表如表3 所示 ,试根据此表写出函数表达式并化简。解:采用第一种方法:以输出端“ 1”为准时 : 采用第二种方法:以输出端“ 0”为准时 : 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 20 页显然 :第二种方法较第一种运算量大且烦琐一些。三.卡诺图1.逻辑变量的最小项及其性质1.1 最小项定义: 设有 n 个变量，若m为包含全部n 个变量的乘积项（每个变量必须而且只能以原变量或反变量的形式出现一次）则称m为该组变量的最小项。如： A、 B、 C 是三个逻辑变量，有以下八个乘积项1.2 特点1)每个最小项均含有三个因子（n 个变量

14、则含n 个因子）(2)每个变量均为原变量或反变量的形式在乘积项中出现一次(3) n 个变量有2n 个最小项1.3 最小项的编号最小项常用mi 表示，下标i 即为编号。在最小项中，原变量1、反变量0，所对应的十进制数即为i 值。以三变量为例或定义为：使最小项为“ 1” 的变量取值组合所对应的十进制数注意最小项的编号与变量的高、低位顺序有关对于乘积项ABC ，若 A 为高位 m3 若 C 为高位 m6 1.4 最小相的性质A、B、C 三变量的最小项CBACBACBACBABCACBACABABC精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共

15、 20 页(1)对于变量的任意一组取值组合，只有一个最小项的值为1 (2)对于变量的任意一组取值组合，任意两个最小项的积为0 (3)对于变量的任意一组取值组合，所有最小项之和(或)为 1 2.逻辑函数最小项表达式如F(A、 B、 C、 D) 由一般逻辑式最小项表达式方法用摩根定律去掉非号(多个变量上 )直至只在一个变量上有非号为止用分配律去除括号，直至得到一个与或表达式配项得到最小项表达式例 1 DCBADCBADCBADCBA8510mmmm)8510(m、精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 20 页最小项表达式的一种图形

16、表示卡诺图可利用卡诺图对逻辑函数进行化简3.用卡诺图表示逻辑函数3.1 n 变量的卡诺图将 n 个逻辑变量的2n 个最小项分别用一个小方块来表示，并按照逻辑上相邻的小方块在几何位置上也相邻的规则排列成的一个方格图形。逻辑上相邻：两个最小项只有一个变量不同。例3.2 n 变量卡诺图的具体画法：注：变量卡诺图画法不唯一。但必须满足循环邻接的原则。CBACBA与精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 20 页即 逻辑上邻接的最小项几何位置也邻接。3.3 n 变量卡诺图的特点：n 个变量函数的k 图有 2n 个小方格，分别对应2n 个

17、最小项；图中行、列两组变量取值按循环码规律排列，使几何相邻的最小项之间具有逻辑相邻性。3.4逻辑函数的卡诺图画法(1)已知逻辑表达式) 逻辑表达式化成最小项表达式) 画变量卡诺图) 在最小项表达式中包含的最小项对应的小方块中填“ 1” ； 其余填入 “ 0”这样，任何一个逻辑函数就等于其卡诺图中填 “ 1” 的那些最小项之和例 1：把函数化成最小项表达式，再画卡诺图。4. 用卡诺图化简逻辑函数1.卡诺图化简的依据：循环邻接性1) 相邻两个最小项求和时,两项并一项并消去一个因子如: 2) 相邻四个最小项求和时,四项并一项并消去两个因子如: 3) 相邻八个最小项求和时,八项并一项并消去三个因子如:

18、 2.用卡诺图化简逻辑函数的方法和步骤1) 将相邻的值为 “ 1” 的小方块画成若干个包围圈)每个包围圈中必须含有2 的 n 次方个小方块(n=0,1,2, ) )小方块可重复被包围，但每个包围圈中必须含有其他包围圈没有的新小方块)不能漏掉任何值为1 的小方块) 包围圈所含的小方块数目要尽可能多v) 包围圈数目要尽可能少，画包围圈的顺序由大小2) 将每个包围圈中的最小项合并成一项乘积项（留下相同因子，消去不同因子）3) 对各个包围圈合并成的乘积项求逻辑和DCBDCBADCBAmm91DBADBCADCBAmm64DBDCBADCBADCBADCBAmmmm10820Dmmmmmmmm14121

19、086420精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页，共 20 页四.3 线-8 线译码器的应用逻辑原理图及功能表：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 12 页，共 20 页用与非门组成的3 线-8 线译码器74LS138 3 线-8 线译码器 74LS138 的功能表无论从逻辑图还是功能表我们都可以看到74LS138 的八个输出引脚，任何时刻要么全为高电平1芯片处于不工作状态， 要么只有一个为低电平0，其余 7 个输出引脚全为高电平1。如果出现两个输出引脚同时为0 的情况，

20、说明该芯片已经损坏。当附加控制门的输入为高电平（S1）时，可由逻辑图写出精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页，共 20 页由上式可以看出， 同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138 有三个附加的控制端，当s1=1,s2 + s3 =0 时， GS 输出为高电平（ S1），译码器处于工作状态。否则，译码器被禁止， 所有的输出端被封锁在高电平，如表 3.3.5 所示。这三个控制端也叫做“ 片选 ” 输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是

21、一个完整的数据分配器。在图3.3.8 电路中如果把S1作为 “ 数据 ” 输入端（同时令 S2=S3=0），而将 A2A1A0 作为 “ 地址 ” 输入端，那么从S1 送来的数据只能通过A2A1A0 所指定的一根输出线送出去。这就不难理解为什么把A2A1A0 叫做地址输入了。例如当A2A1A0 101 时，门 Gs 的输入端除了接至 Gs 输出端的一个以外全是高电平，因此S1 的数据以反码的形式从Y5 输出，而不会被送到其他任何一个输出端上。【例 3.3.2】 试用两片 3 线-8 线译码器 74LS138 组成 4 线-16 线译码器，将输入的4 位二进制代码译成16个独立的低电平信号。解：

22、由图 3.3.8 可见， 74LS138 仅有 3 个地址输入端。如果想对4 位二进制代码，只能利用一个附加控制端（当中的一个） 作为第四个地址输入端。取第（2）片的 s1端作为它的第四个地址输入端，如图 3.3.9 所示，于是得到两片74LS138 的输出分别为图 3.3.9 用两片 74LS138 接成的 4 线 16 线译码器精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 20 页五.555 集成芯片的应用555 定时器简介： 555定时器（时基电路）是一种用途广泛的模拟数字混合集成电路。1972 年由西格尼蒂克斯公司（Sign

23、etics）研制；设计新颖、构思奇巧，备受电子专业设计人员和电子爱好者青睐；它可以构成单稳态触发器、多谐振荡器、施密特触发器和压控振荡器等多种应用电路。555 定时器的工作原理 555定时器电路框图 555定时器符号图16+-+258GNDTLTHCV3131VCCVCC4Rd111137OUTDISVCC精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页，共 20 页从 555 定时器的功能表可以看出：1.555 定时器有两个阈值（Threshold）电平，分别是1/3VCC 和 2/3VCC； 2. 输出端为低电平时三极管TD 导通， 7

24、 脚输出低电平；输出端为高电平时三极管 TD 截止，如果 7 脚接一个上拉电阻， 7 脚输出为高电平。所以当7 脚接一个上拉电阻时，输出状态与3 脚相同。555 定时器的典型应用电路单稳态触发器便于记忆： 2脚- （低电平置位） ；6脚R（高电平复位） ；S精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 16 页，共 20 页精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 17 页，共 20 页精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 18 页，共 20 页精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 19 页，共 20 页精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 20 页，共 20 页