《数字电子技术题目第五章数字电子技术答案.doc》由会员分享，可在线阅读，更多相关《数字电子技术题目第五章数字电子技术答案.doc（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子技术题目第五章数字电子技术答案第五章 时序逻辑电路 一 填空题 1.一个四位右移寄存器初态为0000，输入二进制数为D3D2D1D0=1，经过 个 CP脉冲后寄存器状态变为Q3Q2Q1Q0=1100。 2.某计数器的状态转换图如图1所示，该计数器是 进制 法计数器。 3.数字电路按照是否有记忆功能通常可分为两类： 、 。 4.一个四位右移移位寄存器初态为0000，输入二进制数为D3D2D1D0=1，经过 个 CP脉冲后寄存器状态变为Q3Q2Q1Q0=0。 5.某计数器的状态转换图如图1所示，该计数器是 进制 法计数器 。 6.某计数器的状态转换图如图3所示，该计数器是 进制 法计数器。
2、 7时序逻辑电路根据其有无统一的时钟信号分为 和 _两类。 二 选择题 1.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于前者（ ）。 A.有触发器 B.有统一的时钟脉冲控制 C.有稳定状态 D.输出只与内部状态有关 2.在下列逻辑电路中，为时序逻辑电路的是（ ）。 A.译码器 B.编码器 C.全加器 D.计数器 3.要构成一个六进制计数器，至少需要（ ）个触发器。 A.3 B.2 C.6 D.8 4.用触发器设计一个同步12进制的计数器所需要的触发器的数目是（ ）。 A.2 B.3 C.4 D.5 5.在下列逻辑电路中，是时序逻辑电路的是（ ）。 A.译码器 B.数据分配器 C.全加器
3、D.寄存器 6.同步计数器是指( )的计数器。 A.由同类型的触发器构成 B.各触发器时钟端连在一起，统一由系统时钟控制 C.可用前级的输出做后级触发器的时钟 D.可用后级的输出做前级触发器的时钟 三 简答题&;计算题 1.分析图6所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。 2.试利用同步计数器74LVC161设计七进制计数器。要求：采用置数法，写出设计过程，画出连接图。 3.分析图6时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路功能。（13分） 4.表2所示是同步四位二进制
4、计数器74LVC161的功能表，图10是其逻辑符号。试利用同步计数器74LVC161设六进制计数器。要求：采用置数法，写出设计过程，画出连接图。 表2 输 入 输 出 清零 预置 使能 时钟 预置数据输入 计 数 进位 CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 TC L L L L L L H L D3 D2 D1 D0 D3 D2 D1 D0 _H H L 保 持 _H H L 保 持 L H H H H 计 数 _表示只有当CET为高电平且计数器状态为HHHH时输出为高电平，其余均为低电平。 5.分析图7所示时序逻辑电路逻辑功能，假设触发器的初始状态为0。要求：
5、 (1) 求出逻辑方程、列出状态表、画出状态图； (2) 检查电路能否自启动? 图7 答案 一 填空题 1.2 2.六，加 3.组合电路，时序电路 4.3 5.七，加 6.八，加 7.同步时序逻辑电路；异步时序逻辑电路 二 选择题 1.B 2.D 3.A 4.C 5.D 6.B 三 简答题&;计算题 1.解：（1）写出驱动方程 （2）将驱动方程代入JK触发器的特性方程，求出电路的状态方程。 （3）根据状态方程和输出方程，求出电路的状态表。 该电路没有输入信号，属于莫尔型时序电路，因此电路任意时刻的次态只取决于电路的初态。设电路的初态=000，可得状态如下表所示。 状态表 Y 0 0 0 0 0
6、 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 1 1 0 1 0 1 1 1 0 0 1 （4）根据状态表画出电路的状态图。 根据状态表可以画出习题1的状态图如下图所示。 110 111 100 011 010 001 000 （5）电路的逻辑功能。从状态转换图可以看出，该电路是一个五进制计数器。每经过5个时钟脉冲，电路的状态循环变化一次；且该电路可以自起动。 2.解：74LVC161是四位二进制计数器，芯片具有同步置数功能，当时，在下一个时钟脉冲到来时，。 下图为利用74LVC161采用置数法设计的七进制加法
7、计数器。 3.解：（1）了解电路组成。电路是由两个JK触发器组成的莫尔型同步时序电路。 （2）写出下列各逻辑方程式： 激励方程: J1=K1=1 J2=K2=_ Q1 输出方程: Y=Q2Q1 将激励方程代入JK触发器的特性方程得状态方程 对FF1： 对FF2： 整理得： （3）列出其状态转换表，画出状态转换图和波形图 状态表 1 1 1 0 0 1 0 0 _=1 _=0 1 0 / 1 0 0 / 1 0 1 / 0 1 1 / 0 0 0 / 0 1 0 / 0 1 1 / 0 0 1 / 0 状态图如下图： 状态图 功能：4进制可逆计数器 4.解：74LVC161是四位二进制计数器，芯片具有同步置数功能，当时，在下一个时钟脉冲到来时，。 下图为利用74LVC161采用置数法设计的六进制加法计数器。 5.解： （1）逻辑方程： （2） （3） 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 状态表 （4）状态转换图 （5）电路能自启动 第 7 页 共 7 页