《面向硬件安全的逻辑电路混淆技术研究-陈伟.pdf》由会员分享，可在线阅读，更多相关《面向硬件安全的逻辑电路混淆技术研究-陈伟.pdf（57页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 学校代号 10532 学 号 S1210W158 分 类 号 TP309 密 级 普 通 工程硕士学位论文 面向 硬件安全 的 逻辑电路混淆 技术研究 学位申请人姓名 陈 伟 培 养 单 位 信息科学与工程学院 导师姓名及职称 吴强 副教授 文吉刚 高级工程师 学 科 专 业 计算机技术 研 究 方 向 硬件安全 论 文 提交 日 期 2015 年 5 月 07 日 学 校代号 ： 10532 学 号 ： S1210W158 密 级 ： 普通 湖南大学工程硕士学位论文 面向硬件安全的 逻辑电路混淆 技术研究 学位申请人姓名： 陈 伟 导师姓名及职称： 吴强 副教授 文吉刚 高级工程师 培 养
2、 单 位： 信息科学与工程学院 专 业 名 称： 计算机技术 论 文 提交 日 期 ： 2015 年 5 月 07 日 论 文 答辩 日 期 ： 2015 年 5 月 24 日 答辩委员会主 席 ： 李智勇 教授 Research on Logic Obfuscation Technology for Hardware Security by CHEN Wei B.E. (Xiangnan University) 2012 A thesis submitted in partial satisfaction of the Requirements for the degree of Maste
3、r of Engineering in Computer Technology in the Graduate School of Hunan University Supervisor Associate Professor WU Qiang Senior engineer WEN Jigang May, 2015 工程硕士学位论文 I 学位论文原创性声明和学位论文版权使用授权书 湖 南 大 学 学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究
4、做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名： 日期： 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权湖南大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 本学位论文属于 1、 保密，在 _年解密后适用本授权书。 2、 不保密 。 （请在以上相应方框内打“”） 作者签名： 日期： 年 月 日 导师签名： 日期： 年 月 日 面向硬件安
5、全的逻辑电路混淆技术研究 II 摘 要 近十年来，随着半导体工艺的高速发展以及集成电路（ IC）设计 越来越 复杂，半导体行业的商业模式发生了很大的改变。首先 ，而许多设计者无法负担起 昂贵的成本来建造自己的工厂，因此 IC 的设计与制造逐渐分离。此外 IC 设计的难度也越来越大，而可重用的 IP（ Intelligence Property）核技术能有效地缓解当前 IC设计所面临的压力 。 然而随着 IC 设计与制造中参与者的增多，使 其遭受了多种形式的安全问题困扰， 如 IP 盗用、 IC 盗版、 IC 过度制造、逆向工程等。 近年来研究者提出了逻辑混淆 技术来对 IP/IC 进行保护。其
6、主要思路是通过向 IP/IC 设计中插入额外的逻辑元件对 原始 设计进行 混淆，使得当 IP 被出售或 IC 被生产出来后 无法立即 正常 运行。只有当对这些额外插入的逻辑元件提供正确的输入时， IP/IC 才能实现原有的功能。逻辑混淆技术 使得 IP/IC 设计者能够实现对 IP/IC 的主动控制权，保护 IP/IC远离上述硬件安全问题 。 围绕逻辑混淆这一研究热点，本文的主要工作如下： （ 1）提出了一种新颖的基于 双门的组合逻辑混淆技术，能解决当前组合逻辑混淆结构中存在高开销等问题。该混淆技术基于双门和多路选择器，使用安全密钥控制混淆单元功能 。 该混淆技术能够有效的对电路门级网表进行混
7、淆，即使攻击者完全逆向工程芯片提取出门级网表，仍然不能推断原始电路的功能。理论分析证明攻击者逆向工程后破解难度为指数级 O(2n)。设计实现了基于正则表达式的门级网表自动混淆程序。 通过在 ISCAS 基准电路上的实验 表明 ， 本文提出的组合逻辑混淆技术 能实现对门级网表 的混淆， 在避开原始设计的关键路径后，对原始设计的时延影响极小， 且 实现 该混淆技术 所需 的面积与功耗开销较低 。 （ 2）通过对当前混淆技术中密钥机制 的 研究，结合 基于静态随机访问存储器的物理不可克隆功能（ SRAM PUF） 的物理特性，提出了一种基于 SRAM PUF 的逻辑混淆密钥机制。该方案利用 SRAM
8、 PUF 的特性，及其在硬件安全中的优势，能够有 效的保障混淆密钥的安全性，并且避免了 当前混淆技术密钥机制 中存在密钥泄露隐患、 实现 过程复杂、需要额外非易失性存储从而提高 IC 成本等缺陷 ， IC设计者 能实现 对 IC 的主动控制，抵抗 IC 盗版、 IC 过度生产等硬件安全问题。 关键词： 硬件安全 ； 知识产权保护 ； IC 逆向工 程 ； 逻辑混淆 ； 物理不可克隆功能 工程硕士学位论文 III Abstract Due to the rapid development of semiconductor technology and the increasing complex
9、 of integrated circuit (IC) design, the economic model that most semiconductor companies are based on has changed over the last decade. First, many designers cannot afford to build their own factories. As a result, the IC design and manufacture has split into two different entities. In addition, the
10、 IC design is becoming more and more complicated, reusable IP (Intelligence Property) technology can effectively alleviate the pressure of the current IC design. However, with the increasing of parties in IC design and manufacturing, ICs suffer various kinds of security problems such as IP theft, IC
11、, IC piracy, IC overbuilding, IC reverse engineering, etc. In order to thwart these hardware security problems, researchers presented logical obfuscation techniques to protect IP/IC. The main idea is to insert additional logic gates in IP/IC design to implement logic obfuscation, IP/IC cannot run no
12、rmally immediately when it be sold or produced. With the correct input to these additional gates, IC can realize the original function. Logic obfuscations can make IP/IC designers actively control of IP/IC, protect the design against hardware security issues. Focusing on the logic obfuscation techni
13、que, the main works of this paper are as follows: (1) This article proposed a novel combination logic obfuscation technique based on the 2x1 logic gate, it can reduce the high overhead of current combinational logic obfuscation techniques. The key module of the proposed obfuscation technique is the
14、obfuscation cell which consists of two 2x1 gates and one 2x1 multiplexer, and a secret key is used to control the function of obfuscation cells. The obfuscation technique can effectively obfuscate the gate-level netlist, even if attackers can extract gate-level netlist by reverse engineering, they s
15、till cannot infer the function of digital circuit. This article prove that the time complexity to crack the key is exponential time O(2 n) after reverse engineering. Based on the regular expression, this article design a program can realize logic obfuscation automatically. Experimental on the ISCAS
16、benchmarks show that the proposed obfuscation technique is able to obfuscate the original circuits while incurs low delay, area and power overhead when avoid critical paths. (2) Based on the research of the key mechanisms in current obfuscation 面向硬件安全的逻辑电路混淆技术研究 IV techniques, this article proposed
17、a logic obfuscation key scheme based on the advantages of SRAM PUF in hardware security. The proposed key scheme can effectively guarantee the security of key, and avoided key exposures, implementation process complex, use of NVM increased the costs which the traditional key scheme suffers, and acti
18、vely control the use of IC, thwart IC piracy and IC overbuilding. Key words: Hardware security; Intellectual property protection; IC reverse engineering; Logic obfuscation; Physically Unclonable Functions 工程硕士学位论文 V 目 录 学位论文原创性声明和学位论文版权使用授权书 . I 摘 要 . II Abstract . III 插图索引 . VII 附表索引 . VIII 第 1 章 绪
19、 论 .1 1.1 研究背景和意义 .1 1.2 研究现状 .3 1.3 本文主要工作 .4 1.4 本文的组织结构 .5 第 2 章 逻辑混淆及 IC 逆向工程相关研究综述 .6 2.1 时序逻辑混淆技术 .6 2.2 组合逻辑混淆技术 .9 2.4 IC 逆向工程 . 11 2.5 IC 伪装技术 . 14 2.6 小结 . 16 第 3 章 基于双门的组合逻辑混淆技术 . 18 3.1 前言 . 18 3.2 基于双门的组合逻辑混淆技术 . 19 3.2.1 混淆单元 . 20 3.2.2 安全分析 . 20 3.2.3 抵抗基于图像处理的 IC 逆向工程 . 21 3.4 门级网表实现
20、混淆 . 22 3.4.1 正则表达式 . 22 3.5 实验结果和分析 . 24 3.5.1 随机插入混淆单元 . 25 3.5.2 时延驱动插入混淆单元 . 26 3.5 小结 . 28 第 4 章 一种基于物理不可克隆功能的混淆密钥机 制 . 29 4.1 物理不可克隆功能 . 29 4.1.1 常用的硅 PUF 种类 . 30 面向硬件安全的逻辑电路混淆技术研究 VI 4.1.2 PUF 在硬件 安全中的应用 . 32 4.2 当前逻辑混淆技术中的密钥机制 . 33 4.2.1 安全分析 . 34 4.2.2 改进建议 . 34 4.3 基于硅 PUF 的混淆密钥机制 . 35 4.4
21、 小结 . 37 结 论 . 39 参考文献 . 41 致 谢 . 45 工程硕士学位论文 VII 插图索引 图 1.1 半导体水平商业模式 .2 图 2.1 添加状态后的 BFSM .6 图 2.2 被锁定在复制状态的 FSM.8 图 2.3 基于复制的 FSM 锁定 /解锁机制 .8 图 2.4 文献 11中使用 XOR/XNOR 对 IC 进行混淆 .9 图 2.5 修改后的 AND 门 . 10 图 2.6 扩大后的逻辑锥 . 10 图 2.7 抽象后的修改单元 . 10 图 2.8 可重构的逻辑障碍 . 11 图 2.9 Apple Watch 运动版拆解报告 . 12 图 2.10
22、 Apple Watch 处理器工艺分析 . 13 图 2.11 传统门与伪装门对比 . 14 图 2.12 使用真实与虚假的连接伪装 XOR、 NAND、 NOR 门 . 15 图 2.13 常规逻辑单元与伪装逻辑单元布局布线结构 . 16 图 3.1 进行 IC 伪装后的门级网表 . 19 图 3.2 Cell2 为基于两输入逻辑门与多路选择器的混淆单元 . 20 图 3.3 利用双门逻辑混淆单元对电路进行混淆 . 21 图 3.4 面积开销对比 . 26 图 3.5 时延开销对比 . 26 图 3.6 功耗开销比较 . 27 图 3.7 根据时延驱动算法插入混淆单元后的开销 . 27 图 3.8 文献 23将 5%的逻辑门进行伪装后的开销 . 28 图 4.1 转换器 . 30 图 4.2 仲裁器 PUF . 30 图 4.3 仲裁器 PUF 实例 . 31 图 4.4 环形振荡器（ RO）与环形振荡器 PUF（ RO-PUF） . 31